[VHDL编程] rotation_adjust

说明：xilinx spartan3E开发板上旋转按钮的驱动，利用旋钮旋转控制LED灯的亮暗程度，从灭到亮有10种不同的亮度。-Xilinx spartan3E development board rotate button on the drive, using the knob control LED lamp brightness level, there are 10 kinds of different from out to br
<张瀚元> 在 2025-02-03 上传 | 大小：200kb | 下载：0

[VHDL编程] Digitron_driver

说明：分模块描述的8位数码管驱动，在上面静态显示12345678.-Points module describes eight digital tube driver, in static display above 12345678.
<张瀚元> 在 2025-02-03 上传 | 大小：381kb | 下载：0

[VHDL编程] FIFO

说明：用VHDL语言写的FIFO IDT7205驱动程序。时序仿真无误！-VHDL language used to write the FIFO IDT7205 driver. Timing simulation is correct!
<曹操> 在 2025-02-03 上传 | 大小：394kb | 下载：0

[VHDL编程] Verilog_prj

说明：特权同学的CPLD学习版 Verilog和VHDL代码。含有仿真文件。-Learning Edition privileged students CPLD Verilog and VHDL code. Contains simulation files.
<宋磊> 在 2025-02-03 上传 | 大小：2.61mb | 下载：0

[VHDL编程] CLK_Detector-

说明：时钟（2m、34m、45m、58m、77m、155m)检测-CLOCK INCLUDING(2m、34m、45m、58m、77m、155m)DETECT
<dubiqin> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] GMSK

说明：GMSK调制解调、M序列生成、眼图模拟、相位路径查表。-GMSK modulation and demodulation, M sequence generator, eye diagram simulation phase path lookup.
<Ye Yfan> 在 2025-02-03 上传 | 大小：130kb | 下载：0

[VHDL编程] Lab5.5_Led_FPGA

说明：使用verilog在fpga开发板实现流水灯，包括整个工程文件-This code is used for early learners to study verilog。
<xiaofengyu> 在 2025-02-03 上传 | 大小：10kb | 下载：0

[VHDL编程] FSM

说明：用verilog语言编写的状态机，包括状态机的各种标准写法，包括了modelsim的整个工程。-This code is used to describe the FSM. And it includes all modes of it.
<xiaofengyu> 在 2025-02-03 上传 | 大小：145kb | 下载：0

[VHDL编程] cooperation

说明：nios2移植uclinux，并在de2实现，包括quartus下的整个工程以及linux下的image文件。-This file describes how to use nios2 to run linux.
<xiaofengyu> 在 2025-02-03 上传 | 大小：18.21mb | 下载：0

[VHDL编程] sdram-uclinux

说明：使用最新的系统搭建工具Qsys构建了包括sdram的nios2系统，编写了程序，并在de2上实现。-This file is used to drive the sdram for qsys users.
<xiaofengyu> 在 2025-02-03 上传 | 大小：3.1mb | 下载：0

[VHDL编程] de2-normal

说明：de270开发板常用的资料，包括引脚，开发板介绍，及在quartus下的使用。-This file is used to describe the de270 board.
<xiaofengyu> 在 2025-02-03 上传 | 大小：4.56mb | 下载：0

[VHDL编程] adder4

说明：使用层次化建模的方法再quartus下实现的4位全加器。包括半加器，一位全加器和四位全加器，并进行了仿真。-This file is used for learners to learn verilog.
<xiaofengyu> 在 2025-02-03 上传 | 大小：288kb | 下载：0