资源列表

« 1 2 ... .40 .41 .42 .43 .44 745.46 .47 .48 .49 .50 ... 4311 »

[VHDL编程usb3300_20081015.tar

说明:usb sourcecode in vhdl along with document explaining it.test bench also added.
<chuba> 在 2025-02-09 上传 | 大小:438kb | 下载:0

[VHDL编程zr36060.tar

说明:vhdlsource code for jpegpack
<chuba> 在 2025-02-09 上传 | 大小:17kb | 下载:0

[VHDL编程6.An-FPGA-Based-High-Speed-IEEE-754-Double-Precis

说明:An FPGA Based High Speed IEEE-754 Double Precision Floating Point Multiplier
<chuba> 在 2025-02-09 上传 | 大小:768kb | 下载:0

[VHDL编程TFT

说明:FPGA EP1C6Q208C8实验。使用FPGA直接控制TFT彩屏,达到显示RGB。有仿真波形。-FPGA EP1C6Q208C8 experiment. Use the FPGA control to display TFT screen, RGB. A simulation waveform.
<松虎> 在 2025-02-09 上传 | 大小:287kb | 下载:0

[VHDL编程traffic-light-vhdl-Quartus-II6.0

说明:简单的交通灯vhdl程序 Quartus II6.0下的程序 包含图形仿真-easy traffic light vhdl Quartus II6.0
<睿宸> 在 2025-02-09 上传 | 大小:203kb | 下载:0

[VHDL编程fifo

说明:同步fifo和异步fifo程序,含时钟同步。运用格雷码-Synchronous FIFO and asynchronous FIFO FIFO procedures, including clock synchronization. Application of gray code
<zhaohongbing> 在 2025-02-09 上传 | 大小:2kb | 下载:0

[VHDL编程response_time

说明:在fpga开发板上实现一个测试人的反映速度的功能,当灯亮时,按下按键,灯灭,然后数码管显示灯从亮到灭的时间,也就是人的反应时间-In fpga development board to implement a test reflect the speed of people' s function, when lights, press the button, the lamp is off, then the digital d
<郑大伟> 在 2025-02-09 上传 | 大小:2.5mb | 下载:0

[VHDL编程eth_Management_interface

说明:FPGA verilog simple MAC 源码-FPGA verilog simple MAC source code
<Glee> 在 2025-02-09 上传 | 大小:5kb | 下载:0

[VHDL编程xx_float_add

说明:32bit浮点数加法。只实现了两个正数的相加,通过modelsim仿真。开发环境为 Xilinx ISE。-32bit floating point adder. Only realized the sum of two positive numbers through modelsim simulation. Development environment for Xilinx ISE.
<王羽> 在 2025-02-09 上传 | 大小:495kb | 下载:0

[VHDL编程chaoshengbo

说明:超声波测距单元,在测距完成后在8位数码管上显示测距结果,可用于小车防撞。-Ultrasonic Ranging unit can be used for car crash
<wanzhuan> 在 2025-02-09 上传 | 大小:2kb | 下载:0

[VHDL编程phyjingjian

说明:通过fpga对phy芯片88e1111进行控制,可改变工作模式,传输速度等。-By fpga control of phy chip 88e1111 can change the working mode, the transmission speed.
<wanzhuan> 在 2025-02-09 上传 | 大小:4.91mb | 下载:0

[VHDL编程rtl

说明:通过FPGA对pll进行控制,改变PLL 的输出频率。接口为spi接口。-Pll controlled by FPGA on changing PLL Output frequency. Interface spi interface.
<wanzhuan> 在 2025-02-09 上传 | 大小:57kb | 下载:0
« 1 2 ... .40 .41 .42 .43 .44 745.46 .47 .48 .49 .50 ... 4311 »

源码中国 www.ymcn.org