[VHDL编程] pingponggame

说明：1、 设计一个由甲、乙双方参赛，有裁判的3人乒乓球游戏机。 2、 用8个(或更多个)LED排成一条直线，以中点为界，两边各代表参赛双方的位置，其中一只点亮的LED 指示球的当前位置，点亮的LED依此从左到右，或从右到左，其移动的速度应能调节。 3、 当“球”(点亮的那只LED)运动到某方的最后一位时，参赛者应能果断地按下位于自己一方的按钮开关， 即表示启动球拍击球。若击中，则球向相反方向移动；若未击中，则对方得1分。 4
<学生> 在 2025-01-31 上传 | 大小：2kb | 下载：0

[VHDL编程] mathtime

说明：数字时钟maxplusii的实现，融合了VHDL与数字电路的内容，可自己添加一些自己想要的比如说彩灯，正点报时等功能-Digital clock maxplusii implementation combines the contents of VHDL and digital circuits, some of you want to add your own lantern, punctual timekeeping functio
<Yanzi> 在 2025-01-31 上传 | 大小：264kb | 下载：0

[VHDL编程] ao486-master

说明：这是一个开源的486SX IP CORE对X86硬件感兴趣的可以参考一下，已经仿真通过了-is a op source 486 processor ip core ,study x86 cpu be refence is
<日向雏田> 在 2025-01-31 上传 | 大小：3.52mb | 下载：0

[VHDL编程] VGA_flyinglogo

说明：FPGA VGA 使用FPGA开发板在显示屏上显示一个移动的logo，当图片触碰边缘时会自动反弹。-FPGA VGA Use FPGA development board displaying a moving logo, when touching the edge of the picture on the screen will automatically bounce.
<mmhy> 在 2025-01-31 上传 | 大小：3.3mb | 下载：0

[VHDL编程] ck1

说明：用FPGA实现的数码管时钟，使用的是Nexys4开发板，所以使用了视觉暂留原理实现数码管的显示。-FPGA implementation with digital clock, using Nexys4 development board, so the use of the principle of persistence of vision to realize digital tube display.
<mmhy> 在 2025-01-31 上传 | 大小：525kb | 下载：0

[VHDL编程] keyboard

说明：FPGA 键盘接口控制器 实现了当按下键盘上的按键，LED灯将显示对应的键盘数据值，当此数据可在数码管上显示时，就显示出来（比如0-9，ACEF……）-FPGA keyboard interface controller implements when you press a key on the keyboard, LED lights will show the value of the corresponding keyboard
<mmhy> 在 2025-01-31 上传 | 大小：241kb | 下载：0

[VHDL编程] IC74HC159

说明：code vhdl for ic 74hc159
<duy> 在 2025-01-31 上传 | 大小：40kb | 下载：0

[VHDL编程] Fre_Test

说明：VHDL语言频率计，需外围自行搭建整形电路。频率测量在1HZ-10MHZ精度为0.1 左右-VHDL frequency meter, a peripheral self build shaping circuit. The frequency measurement accuracy in 1HZ-10MHZ is about 0.1
<程硕> 在 2025-01-31 上传 | 大小：18.99mb | 下载：0

[VHDL编程] KEY

说明：利用VHDL实现4X4键盘的扫描和译码，并且在数码管显示相应的按键值。-Use VHDL to achieve 4X4 keypad scanning and decoding, and displays the corresponding value in the digital keys.
<冯凯> 在 2025-01-31 上传 | 大小：12.03mb | 下载：0

[VHDL编程] regfiles

说明：寄存器堆 32个寄存器，可实现数据写入和读出，regfiles 时钟控制-Register file 32 registers allow data writing and reading, regfiles clock control
<Fanya> 在 2025-01-31 上传 | 大小：1kb | 下载：0

[VHDL编程] verilong-example

说明：vhdl语言例程学习，，初学者适用的书籍-vhdl language routines suitable for beginners to learn the books
<王新锐> 在 2025-01-31 上传 | 大小：111kb | 下载：0

[VHDL编程] huffman.vhdl

说明：Hoffman Tree VHDL Code. All credit goes to the other guy who uploaded this to this website.
<Cheng> 在 2025-01-31 上传 | 大小：6kb | 下载：0