[VHDL编程] double_closed_loop

说明：本程序是基于zynq_7000的FPGA的一个同步电机控制的平台，verilog语言-based on zynq_7000 fpga-MOTOR CONTROL
<葛明明> 在 2025-01-31 上传 | 大小：193kb | 下载：0

[VHDL编程] RS-encoder

说明：RSC encoder in VHDL. Hope it helpful.
<thang> 在 2025-01-31 上传 | 大小：4kb | 下载：0

[VHDL编程] V2.tar

说明：SDIO slave, written in verilog, does not support SPI mode.
<corgano> 在 2025-01-31 上传 | 大小：9kb | 下载：2

[VHDL编程] APB_slave

说明：APB slave template for AMBA bus written in Verilog
<corgano> 在 2025-01-31 上传 | 大小：1kb | 下载：0

[VHDL编程] or1200.tar

说明：OpenRISC 1200 cpu with integrated patches to support ORPSOC and FuseSOC builders
<corgano> 在 2025-01-31 上传 | 大小：3.52mb | 下载：0

[VHDL编程] verilog-arbiter.tar

说明：Verilog arbitrator for Wishbone R3 compliant bus
<corgano> 在 2025-01-31 上传 | 大小：5kb | 下载：0

[VHDL编程] wb_sdram_ctrl.tar

说明：Generic Wishbone R3 compliant SDRAM controller written in Verilog
<corgano> 在 2025-01-31 上传 | 大小：10kb | 下载：0

[VHDL编程] bt656_to_yuv422

说明：从bt656数据流中提取出同步信号, 适合于搞fpga/cpld开发调式-bt656 internel sync to extern sync singal， bt656 internel sync to extern sync singal
<zbunix> 在 2025-01-31 上传 | 大小：1kb | 下载：1

[VHDL编程] bt656_timing_analysis

说明：BT656信号分析参考规格书，对分析bt656信号非常有帮助-The video standard ITU-R.656 timing analysis
<zbunix> 在 2025-01-31 上传 | 大小：81kb | 下载：0

[VHDL编程] Basys2Lcd

说明：This the file of controling a LCD display of Basys2 board used to pass the exams of VHDL-This is the file of controling a LCD display of Basys2 board used to pass the exams of VHDL
<plaukuotis> 在 2025-01-31 上传 | 大小：1kb | 下载：0

[VHDL编程] pingpong

说明：使用Verilog HDL 实现了一个桌球游戏，并在DE2开发板上验证通过。-Use Verilog HDL to achieve a table tennis game, and through the verification on the DE2 development board.
<杨震> 在 2025-01-31 上传 | 大小：1.72mb | 下载：0

[VHDL编程] fpga-usb-verilog-test

说明：红色飓风开发板中USB测试源码部分，包含说明文档，FPGA的verilog代码，cy68013固件程序，上位机测试程序。实现USB回环测试，可作为usb开发的参考文件-Red hurricane development board of the USB test source code, including documentation, FPGA verilog code, cy68013 firmware program, PC te
<贾程序> 在 2025-01-31 上传 | 大小：15.16mb | 下载：0