资源列表

« 1 2 ... 59 60 61 62 63 6465 66 67 68 69 ... 4311 »

[VHDL编程VGA_Display

说明:通过VGA实现图片的显示。代码可用,已通过验证。(The display of the picture is realized by VGA. The code is available and has been verified.)
<ayasp> 在 2024-11-13 上传 | 大小:8.16mb | 下载:0

[VHDL编程Xilinx开发板初学者问题总结

说明:XILINX 系列FPGA开发过程中遇到的问题总结(Summary of problems encountered in the development of XILINX series FPGA)
<鱼在在藻> 在 2024-11-13 上传 | 大小:747kb | 下载:0

[VHDL编程9516

说明:9516寄存器的配置,里面有详细英文备注,简单易懂,值得一看(9516 register configuration, there is a detailed English note, easy to understand, worth a look at)
<1234李四> 在 2024-11-13 上传 | 大小:5kb | 下载:0

[VHDL编程方案二

说明:本系统是基于CPLD和单片机的一种用于信号频率周期、时间间隔和占空比测量的数字频率计,系统由AGC(自动增益控制)电路、宽带放大电路、高速比较电路实现有效值10mV/频率100MHz和处理显示部分组成,其中AGC电路实现幅度自动增益控制使放大后的信号幅度在一定的范围内保持一致,比较电路将前级电路输出的信号转换成CPLD,利用等精度测频原理,实现闸门时间1S的高精度测量。单片机通信处理数据并显示,数据表明,系统精度达到发挥部分要求。(Th
<小竹丶> 在 2024-11-13 上传 | 大小:76kb | 下载:0

[VHDL编程7f8da115f83d72b263e5818b9374e466

说明:PLL configuration using FPGA IN VERILOG LANGUAGE FOR BEGINNER
<nassrou> 在 2024-11-13 上传 | 大小:1.55mb | 下载:0

[VHDL编程08167129pllverilog

说明:PLL CONFIGUARTION USING FOAGA IN VERILOG LANGUAGE
<nassrou> 在 2024-11-13 上传 | 大小:192kb | 下载:0

[VHDL编程17416335PLLfpgapaper

说明:PLL CONFIGURATION USING FPGA IN VERILOG LANGUAGE
<nassrou> 在 2024-11-13 上传 | 大小:280kb | 下载:0

[VHDL编程31767694FPGA-PLL

说明:PLL CONFIGURATION USING FPGA
<nassrou> 在 2024-11-13 上传 | 大小:324kb | 下载:0

[VHDL编程37148515LC

说明:PLL CONFIGUARTION USING FPGA
<nassrou> 在 2024-11-13 上传 | 大小:286kb | 下载:0

[VHDL编程aes-master

说明:aes master by vhdl code and decode
<Nguyen Nam> 在 2024-11-13 上传 | 大小:67kb | 下载:0

[VHDL编程aes128-hdl-master

说明:Verilog AES hdl key 128 bit code and decode
<Nguyen Nam> 在 2024-11-13 上传 | 大小:836kb | 下载:0

[VHDL编程aes-project-master

说明:aes project vhdl FPGA
<Nguyen Nam> 在 2024-11-13 上传 | 大小:1.05mb | 下载:0
« 1 2 ... 59 60 61 62 63 6465 66 67 68 69 ... 4311 »

源码中国 www.ymcn.org