资源列表

« 1 2 ... .06 .07 .08 .09 .10 611.12 .13 .14 .15 .16 ... 4311 »

[VHDL编程vga

说明:一个简单的VGA小应用,实现功能是一个红色小方块,可以在屏幕上沿任意方向移动,如果碰到屏幕边缘,可以反弹回去。-A very easy VGA test case
<luyao> 在 2025-01-25 上传 | 大小:1kb | 下载:0

[VHDL编程microzed_tft

说明:TFT on microzed vhdl source code
<ulsonic> 在 2025-01-25 上传 | 大小:518kb | 下载:0

[VHDL编程microzed-axi-dma

说明:microzed (zynq) axi dma source vhdl
<ulsonic> 在 2025-01-25 上传 | 大小:20kb | 下载:0

[VHDL编程zynq-xdma

说明:zynq xdma source code
<ulsonic> 在 2025-01-25 上传 | 大小:12kb | 下载:0

[VHDL编程axi_dispctrl

说明:zynq AXI display controller source for zybo
<ulsonic> 在 2025-01-25 上传 | 大小:19kb | 下载:0

[VHDL编程plus1

说明:3位二进制运算器及其数码管扫描显示电路3 binary arithmetic and digital scanning display circuit-3 binary arithmetic and digital scanning display circuit
<Conny Lu> 在 2025-01-25 上传 | 大小:28kb | 下载:0

[VHDL编程DE2_115_PS2_DEMO

说明:完成确定鼠标目前的位置X,Y轴,以及对鼠标三键的检测。-Completion determination mouse current position X, Y-axis, and detection of mouse triple bond.
<yanjing> 在 2025-01-25 上传 | 大小:212kb | 下载:0

[VHDL编程UG586-7SeriesDMIUserGuide

说明:UG586 - Zynq-7000 All Programmable SoC and 7 Series Devices Memory Interface Solutions v2.3 User Guide ( ver2.3, 18511 KB )-UG586- Zynq-7000 All Programmable SoC and 7 Series Devices Memory Interface Solutions v2.3 User
<dada> 在 2025-01-25 上传 | 大小:11.47mb | 下载:0

[VHDL编程cdr

说明:数据时钟恢复,采样8倍率高频时钟进行数据时钟恢复。已通过Modelsim仿真-Data and clock recovery, sampling 8 times the rate of high frequency clock for clock and data recovery. Have been through the Modelsim simulation
<王明明> 在 2025-01-25 上传 | 大小:1kb | 下载:0

[VHDL编程SMBus

说明:SMbus通讯协议的Verilog程序段,已通过Moldesim的仿真,可用-Verilog program segment of the SMbus communication protocol, has been through the Moldesim simulation, the available
<王明明> 在 2025-01-25 上传 | 大小:2kb | 下载:0

[VHDL编程manchester_encoder

说明:曼切斯特码解码器verilog程序,已通过ModelSIM仿真,可用-Chester Verilog decoder procedures, has been through the ModelSIM simulation, the available
<王明明> 在 2025-01-25 上传 | 大小:1kb | 下载:0

[VHDL编程x16_to_boc32

说明:16位串行数据转32位并行数据Verilog程序,已通过仿真,可用-The 16 bit serial data to 32 bit parallel data Verilog procedures, has been through the simulation, the available
<王明明> 在 2025-01-25 上传 | 大小:2kb | 下载:0
« 1 2 ... .06 .07 .08 .09 .10 611.12 .13 .14 .15 .16 ... 4311 »

源码中国 www.ymcn.org