资源列表

按时间排序 按下载排序 按大小排序

排序选择：

« 1 2 ... .85 .86 .87 .88 .89 4290.91 .92 .93 .94 .95 ... 4311 »

[VHDL编程] 数字钟

说明：veriloge hdl 编写的一个数字钟 实现调时，调分，调秒，数码管显示时钟的功能
<sueyue2011> 在 2011-07-26 上传 | 大小：792.69kb | 下载：0

[VHDL编程] ps/2 mouse

说明：
<yininianhua@sina.com> 在 2011-08-03 上传 | 大小：11.59kb | 下载：0

[VHDL编程] 99秒秒表

说明：VHDL语言，99秒秒表，已测试成功。
<657668187@qq.com> 在 2011-08-05 上传 | 大小：1001byte | 下载：0

[VHDL编程] Lcd128x64

说明：EP2c8 直接控制LCD128x64
<mulangs> 在 2011-08-05 上传 | 大小：85.18kb | 下载：0

[VHDL编程] UART for FPGA

说明：UART for FPGA
<xxlsml> 在 2011-08-06 上传 | 大小：10.09kb | 下载：0

[VHDL编程] Verilog FSM

说明：本实验介绍了FSM状态机的特点 应用等 其中源代码相当的详细，适合初学人群
<zhuyuzeng3319293@sina.com> 在 2011-08-10 上传 | 大小：381.38kb | 下载：0

[VHDL编程] VERILOG DDS 正弦输出

说明：Verilog 编写
<ymthink> 在 2011-08-12 上传 | 大小：1.75kb | 下载：0

[VHDL编程] StateCAD独立运行版

说明：状态机设计工具，ISE11以后都没有集成了。这个版本可独立运行，不需要ISE
<oceanx> 在 2011-08-17 上传 | 大小：3.4mb | 下载：0

[VHDL编程] 实验8 含异步清零和同步使能的计数器的设计

说明：该压缩包内是一个含异步清零和同步清零的计数器，内还有源代码以及说明文档
<18azrael> 在 2011-08-25 上传 | 大小：695.3kb | 下载：0

[VHDL编程] mt48lc8m16a2 测试代码

说明：
<phoenix_ldz> 在 2011-08-31 上传 | 大小：8.07kb | 下载：0

[VHDL编程] verilog控制12864液晶

说明：Ep2c8使用verilog控制12864中文液晶源代码,程序己通过验证.没有问题.
<mulangs> 在 2011-09-03 上传 | 大小：276.64kb | 下载：0

[VHDL编程] verilog控制1602b液晶

说明：ep2c8使用verilog语言对lcd1602b字符型液晶控制,程 序己验证,没有问题 .
<mulangs> 在 2011-09-03 上传 | 大小：468.98kb | 下载：0
« 1 2 ... .85 .86 .87 .88 .89 4290.91 .92 .93 .94 .95 ... 4311 »

源码中国 www.ymcn.org