[VHDL编程] spi_boot-rel_3_1_rev_C.tar

说明：SPI Boot Interface Control RTL Verilog Code
<richman> 在 2024-11-21 上传 | 大小：181kb | 下载：0

[VHDL编程] Desktop

说明：code for edge detection
<KIRAN PATEL> 在 2024-11-21 上传 | 大小：7kb | 下载：0

[VHDL编程] Dijkstra

说明：用verilog 实现求最短路的Dijkstra算法，用modelsim仿真通过，数据真确，-Dijkstra implemention with verilog base on FPGA
<dujiwei> 在 2024-11-21 上传 | 大小：1kb | 下载：0

[VHDL编程] stopwatch

说明：A stopwatch circuit that counts minutes and seconds, and has reset, pause functionalities. Designed using Verilog.
<bologna> 在 2024-11-21 上传 | 大小：20kb | 下载：0

[VHDL编程] FlappyFPGA-master

说明：Recreation of the game Flappy Bird, with an emphasis on replicating the physics component of the gameplay.
<bologna> 在 2024-11-21 上传 | 大小：46kb | 下载：0

[VHDL编程] FPGA-Connect4-master

说明：Source code for an example VGA controller
<bologna> 在 2024-11-21 上传 | 大小：1.53mb | 下载：0

[VHDL编程] verilog_projects-master

说明：Multiple useful Verilog examples including a VGA controller
<bologna> 在 2024-11-21 上传 | 大小：2.38mb | 下载：0

[VHDL编程] verilog-tetris-master

说明：An implementation of the Tetris game using Verilog and a Spartan fgpa board
<bologna> 在 2024-11-21 上传 | 大小：15kb | 下载：0

[VHDL编程] Boundary-Scan-Architecture

说明：边界扫描技术相关资料，官方说明，含各个模块的介绍。很有参考价值。-Boundary-Scan Architecture
<mojhui> 在 2024-11-21 上传 | 大小：49kb | 下载：0

[VHDL编程] JTAG

说明：边界扫描技术相关资料，含各个模块的介绍。很有参考价值。-JTAG TAG CONTROLLER
<张> 在 2024-11-21 上传 | 大小：594kb | 下载：0

[VHDL编程] 1

说明：基于USB接口的边界扫描测试控制器设计,很实用，值得参考。-jtag tap controller
<mojhui> 在 2024-11-21 上传 | 大小：375kb | 下载：1

[VHDL编程] VGA

说明：基于FPGA的VGA动态显示设计，采用Verilog语言，只要实现VGA动态地显示图片，还有花纹，棋盘，以及按键控制音乐的声响等等。。。。有需要的就下来看看吧。-FPGA-based VGA display dynamic design, using Verilog language, as long as the VGA achieve dynamic display pictures, as well as patterns, bo
<jav> 在 2024-11-21 上传 | 大小：10.37mb | 下载：0