[VHDL编程] threelift

说明：利用VHDL语言实现三层电梯的程序，模拟现实生活中电梯的工作原理-Three elevator use VHDL language program, simulate real life works elevator
<肖风丽> 在 2024-11-20 上传 | 大小：695kb | 下载：0

[VHDL编程] uart2bus_latest

说明：uart IP, including rx,tx module,and FSM control,data paser logic. including: testbench-uart IP
<andrew.zhang> 在 2024-11-20 上传 | 大小：271kb | 下载：0

[VHDL编程] 2-4decoder

说明：设计一个4位二进制计数器。 ①计数范围从0000-1111，有低位进位输入和进位输出 ②有使能、异步复位功能 ③有同步置数功能 -Design a 2-4 decoder
<liyanmei> 在 2024-11-20 上传 | 大小：1.67mb | 下载：0

[VHDL编程] cdma_sim

说明：cdma直接扩频系统，扩频码长度可配置，码速率可配置，仿真已经通过-CDMA
<> 在 2024-11-20 上传 | 大小：521kb | 下载：0

[VHDL编程] vga_ctrl

说明：VGA显示接口控制模块，已经仿真通过,可显示红蓝条-vga_ctrl MODUEL
<> 在 2024-11-20 上传 | 大小：3.18mb | 下载：0

[VHDL编程] GPS_TX_RX_VERILOG

说明：GPS Tx RX verilog 19-GPS Tx RX verilog 1988
<Deepak> 在 2024-11-20 上传 | 大小：6kb | 下载：0

[VHDL编程] m_sequence_mod

说明：伪随机序列，m序列发生器，可灵活配置抽头文件，已经仿真通过-m SEQ MODULE
<> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] RFID_VERILOG_1988

说明：RFID Reader using verilog
<Deepak> 在 2024-11-20 上传 | 大小：4kb | 下载：0

[VHDL编程] UART_DPLL

说明：通过串口uart rs232控制的全数字锁相环，dpll， 可锁时钟相位-UART CTORLER DPLL MODULE CLK
<> 在 2024-11-20 上传 | 大小：33kb | 下载：0

[VHDL编程] code_clk_nco

说明：码时钟发生器，可灵活配置参数，根据比例得到自己所需的码时钟，可用于扩频通信-CODE CLK MODULE CDMA
<> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] max485

说明：自己写的RS485的通讯程序，调试通过的，可以作为初学者的入门程序。-Write your own RS485 communication program, through debugging, as a beginner entry procedures.
<林木> 在 2024-11-20 上传 | 大小：5kb | 下载：0

[VHDL编程] Adder4bit

说明：VHDL full adder 4 bit
<prasepvianto> 在 2024-11-20 上传 | 大小：1kb | 下载：0