[VHDL编程] DW_apb_timer

说明：verilog实现计时器timer，可直接用于芯片开发中。-verilog achieve timer, it can be directly used for chip development.
<刘精轶> 在 2024-11-20 上传 | 大小：1.54mb | 下载：0

[VHDL编程] DTCNT9999

说明：9999计数器，源代码用VHDL进行书写，设计中有计数模块，动态扫描模块，动态显示模块。书写规范，易于理解。-9999 counters, source code written in VHDL are, in the design of counting module, dynamic scanning module, dynamic display module.
<chen> 在 2024-11-20 上传 | 大小：3.45mb | 下载：0

[VHDL编程] fm0_encode

说明：fm 0 encode source code by using verilog
<dd> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] img_label

说明：image lable by using vhdl for fpga
<dd> 在 2024-11-20 上传 | 大小：6kb | 下载：0

[VHDL编程] EDA-FPGA-traffic

说明：该设计严格按照现实中的交通灯设计，利用vhdl硬件描述语言实现，设计一个交通信号灯控制器，由一条主干道和一条支干道汇合成十字路口，在每个入口处设置红、绿、黄三色信号灯，红灯亮禁止通行，绿灯亮允许通行，黄灯亮则给行驶中的车辆有时间停在禁行线外。 2、 红、绿、黄发光二极管作信号灯，。 3、 主干道处于常允许通行的状态，支干道有车来时才允许通行。主干道亮绿灯时，支干道亮红灯；支干道亮绿灯时，主干道亮红灯。 4、 主、支干道均有车
<刘鹏坤> 在 2024-11-20 上传 | 大小：3.33mb | 下载：0

[VHDL编程] 1-SDRAM

说明：串行接口是最简单的一种通信方式，串口通信有两种方式，一种是同步串行，如SPI接口；另一种则是异步串行，即我们所说的UART。这个项目向大家展示了如何使用FPGA来模拟UART收发器。-uart fpga verilog
<jackwu> 在 2024-11-20 上传 | 大小：13kb | 下载：0

[VHDL编程] FPGA-SPI-STM32

说明： FPGA SPI Verilog 通讯 实现FPGA和STM32单片机通讯- FPGA SPI Verilog
<张金鑫> 在 2024-11-20 上传 | 大小：253kb | 下载：0

[VHDL编程] FPGA_SDRAM

说明：UART作为RS232协议的控制接口得到了广泛的应用，将UART的功能集成在FPGA芯片中，可使整个系统更为灵活、紧凑，减小整个电路的体积，提高系统的可靠性和稳定性。提出了一种基于FPGA的UART的实现方法，具体描述了发送、接收等模块的设计，恰当使用了有限状态机，实现了FPGA片上UART的设计，给出了仿真结果。-fpga verilog uart sram
<jackwu> 在 2024-11-20 上传 | 大小：19.36mb | 下载：0

[VHDL编程] mdc

说明：实现对MDIO通信接口的MDC主机时钟进行整形，输出占空比50 的时钟方波-MDIO communication interface to achieve the MDC host clock shaping, the output duty cycle of 50 of the clock Fang Bo
<nate> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] m_ds1620_ctrl

说明：完成对温度控制芯片ds1620的温度控制，使用verilog实现-Complete the temperature control chip DS1620 temperature control, the use of Verilog to achieve
<nate> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] clock

说明：多功能数字钟的verilog程序，可用于年月日的记时和显示。-Multi-function digital clock verilog procedures, can be used for date time and display.
<万力> 在 2024-11-20 上传 | 大小：381kb | 下载：0

[VHDL编程] CPU_Project_board

说明：CPU 5级流水线实现（加hazard处理与板级验证，板级验证带有按键消抖）-5-stage pipelined CPU (plus hazard dealing with board-level verification, board-level verification with key debounce)
<吴国文> 在 2024-11-20 上传 | 大小：14kb | 下载：0