资源列表

« 1 2 ... .21 .22 .23 .24 .25 4026.27 .28 .29 .30 .31 ... 4311 »

[VHDL编程Digital_Camera

说明:
<张子凤> 在 2025-01-15 上传 | 大小:300kb | 下载:0

[VHDL编程fifo_VHDL

说明:FIFO的源代码,详细描述FIFO的工作原理和过程,用VHDL编写。-FIFO of the source code, a detailed descr iption of the work of FIFO principle and process of preparation with VHDL.
<胡志敏> 在 2025-01-15 上传 | 大小:9kb | 下载:0

[VHDL编程14-Gops_programmable_motion_estimator_for_H.26X_vi

说明:FPGA实现运动估计的经典论文,提供了一个16_PE结构的高效全搜索运动估计算法-FPGA realization of motion estimation of the classic papers, provides a highly efficient structure 16_PE full search motion estimation algorithm
<chen> 在 2025-01-15 上传 | 大小:843kb | 下载:0

[VHDL编程8051core-Verilog

说明:一个Verilog写的8051 MCU实现-Write a Verilog realization of the 8051 MCU
<chen> 在 2025-01-15 上传 | 大小:54kb | 下载:0

[VHDL编程pulsecompression

说明:根据外部控制指令和送入的波形参数,在FPAG中实现任意波形的脉冲压缩。程序采用VHDL语言编写,并在实际系统中测试证明能够实现功能。-External control in accordance with instructions and sent to the waveform parameters, in FPAG arbitrary waveform to achieve the pulse compression. Proced
<蒋留兵> 在 2025-01-15 上传 | 大小:16kb | 下载:0

[VHDL编程second

说明:一个简单的用vhdl写的计秒功能的小程序.-A simple written using VHDL seconds function applet.
<dad> 在 2025-01-15 上传 | 大小:1kb | 下载:0

[VHDL编程FIR_verilog

说明:基于verilog的FIR滤波器,有两种实现方法,分别给出仿真波形-Verilog based on the FIR filter, there are two methods, respectively, the simulation waveform
<yejianchao> 在 2025-01-15 上传 | 大小:614kb | 下载:0

[VHDL编程verilog_manual

说明:verilog参考手册,可以查找相应的函数,很好用。-Verilog reference manual, you can find the corresponding function, it just works.
<qibing> 在 2025-01-15 上传 | 大小:135kb | 下载:0

[VHDL编程hdlc_vhdl

说明:This a VHDL implementation of an HDLC controller
<> 在 2025-01-15 上传 | 大小:176kb | 下载:0

[VHDL编程electroclock

说明:VHDL的数字钟,内含各个模块的源程序,可直接运行-VHDL digital clock, each module contains the source code can be run directly
<玉峰> 在 2025-01-15 上传 | 大小:81kb | 下载:0

[VHDL编程DDRSDRAM

说明:基于FPGA 实现DDR SDRAM的控制器-FPGA-based realization of DDR SDRAM controller
<张宁> 在 2025-01-15 上传 | 大小:463kb | 下载:0

[VHDL编程freqdivfinal

说明:用vhdl实现的分频器,可产生任意对主时钟的分频,从而是实现不同频率pwm的控制-Achieved using VHDL divider can produce any of the sub-master clock frequency, thereby achieving different frequency pwm control
<> 在 2025-01-15 上传 | 大小:2kb | 下载:0
« 1 2 ... .21 .22 .23 .24 .25 4026.27 .28 .29 .30 .31 ... 4311 »

源码中国 www.ymcn.org