[VHDL编程] cpld

说明：一个关于4CAN卡的硬件程序,用VHDL编写.就是4路CAN总线-4CAN card on the hardware procedures, prepared by VHDL. Is 4 CAN BUS
<徐> 在 2024-10-11 上传 | 大小：624640 | 下载：0

[VHDL编程] 13898381gngauss

说明：芯片资料和芯片源程序，方便快捷下的速度，要下的速度了-Chip and chip data source, under the convenient speed, to speed under the
<粟然> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] RS_5_3_CODEC

说明：用于数据块容错编码校验的芯片的RS编码器设计-Data blocks for fault-tolerant encoding check the RS encoder chip design
<李利歌> 在 2024-10-11 上传 | 大小：3072 | 下载：0

[VHDL编程] stimulus1

说明：用于数据块容错编码校验的芯片的RS编码器设计的测试代码-Block coding for data validation of fault-tolerant chips RS encoder designed test code
<李利歌> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] PWM_CT

说明：PWM调制输出、定时和计数控制器的芯片设计-PWM modulation output, timing and count controller chip design
<李利歌> 在 2024-10-11 上传 | 大小：5120 | 下载：0

[VHDL编程] StepperMotorPorts

说明：一款简单的可以用来驱动4线或6线的步进电机控制器-A simple can be used to drive 4-wire or 6 wire stepper motor controller
<李利歌> 在 2024-10-11 上传 | 大小：2048 | 下载：0

[VHDL编程] simple_pic

说明：简单可编程中断控制器，利用定时计数器的中断请求信号输出中断使能控制信号。-Simple Programmable Interrupt Controller, using regular counter interrupt request signal output enable control signal interruption.
<李利歌> 在 2024-10-11 上传 | 大小：3072 | 下载：0

[VHDL编程] jtdkz

说明：欢迎大家下载，vhdl编写的交通灯控制原代码，谢谢欢迎大家下载，vhdl编写的交通灯控制原代码，-Welcome everyone to download, vhdl traffic lights to control the preparation of the original code, Thank you, everyone welcome to download, vhdl traffic lights to control
<蒋乃乾> 在 2024-10-11 上传 | 大小：99328 | 下载：0

[VHDL编程] asd

说明：欢迎大家下载 ，vhdl编写的交通灯控制原代码，-Welcome everyone to download, vhdl traffic lights to control the preparation of the original code,
<蒋乃乾> 在 2024-10-11 上传 | 大小：29696 | 下载：0

[VHDL编程] eda

说明：用VHDL编的两位BCD加法器用VHDL编的两位BCD加法器-Using VHDL made two BCD adder VHDL transparencies made two BCD adder
<王海峰> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] gh_uart_16550_080407

说明：FPGA开发中常用的串口模块，经过本人调试，非常实用-Commonly used in FPGA development serial module, after I debug, very useful
<libin> 在 2024-10-11 上传 | 大小：16384 | 下载：0

[VHDL编程] problems123

说明：VHDL具有设计重用、大型设计能力、可读性强、易于编译等优点逐渐受到硬件设计者的青睐。但是，VHDL是一门语法相当严格的语言，易学性差，特别是对于刚开始接触VHDL的设计者而言，经常会因某些小细节处理不当导致综合无法通过。为此本文就其中一些比较典型的问题展开探讨，-Design Reuse with VHDL, the designed capacity of large-scale, readable, and easy to com
<jing> 在 2024-10-11 上传 | 大小：25600 | 下载：0