资源列表

« 1 2 ... .22 .23 .24 .25 .26 3627.28 .29 .30 .31 .32 ... 4311 »

[VHDL编程fifo_ptrs_gray

说明:fifo pointers in verilog gray code utilization for synchronius
<sljt> 在 2025-01-18 上传 | 大小:3kb | 下载:0

[VHDL编程VGA

说明:该项目在VGA显示器上显示8色竖彩条,使用的是verilog HDL语言编写,言简意赅,一目了然-VGA display of the item shown in the 8-color vertical color
<Doolittle> 在 2025-01-18 上传 | 大小:15kb | 下载:0

[VHDL编程vhdl_model

说明:VHDL实例,各个方面均有,基本语法,状态机,汉明码,寄存器,步进电机控制器,表决器,多路选择器,译码器-VHDL model,include: basic grammer,moore mealy state machine,register,counter,multi,decoder,et..
<Rainer> 在 2025-01-18 上传 | 大小:49kb | 下载:0

[VHDL编程shuoming

说明:VHDL 开发一个七段数码管显示时钟,非常不错,欢迎分享下载.-VHDL IS VERY EASY.WELCOME LOAD
<lijian> 在 2025-01-18 上传 | 大小:93kb | 下载:0

[VHDL编程IPcore

说明:基于EP3C25的Altera SDI IP核的使用-EP3C25 Altera SDI IP
<wzk> 在 2025-01-18 上传 | 大小:1.42mb | 下载:0

[VHDL编程vhdl_bujindianjikongzhiqi

说明: vhdl编写步进电机控制器(基于FPGA)-the preparation of vhdl stepper motor controller
<jiangp> 在 2025-01-18 上传 | 大小:1kb | 下载:0

[VHDL编程chinese_correct

说明: 一个关于汉字纠错码器的vhdl设计-It' s error-correcting character design vhdl
<jiangp> 在 2025-01-18 上传 | 大小:1kb | 下载:0

[VHDL编程a_good_game

说明: 用vhdl语言编写的一个小的游戏-Vhdl prepared with a small game
<jiangp> 在 2025-01-18 上传 | 大小:5kb | 下载:0

[VHDL编程fifo_memory

说明: 用vhdl设计的一个FIFO存储器-Vhdl design with a FIFO memory
<jiangp> 在 2025-01-18 上传 | 大小:1kb | 下载:0

[VHDL编程ASYNCFIFO

说明:异步FIFO的FPGA实现,XILINX FPGA, ISE ,VHDL语言实现-asynchronous fifo
<Denny> 在 2025-01-18 上传 | 大小:74kb | 下载:0

[VHDL编程vhdl_zhiliudianjikongzhiqi

说明: 用vhdl编写的一个直流电机控制器-Vhdl prepared using a DC motor controller
<jiangp> 在 2025-01-18 上传 | 大小:2kb | 下载:0

[VHDL编程use_SRAM_design_FIFO.pdf

说明: 利用sram技术设计的一个FIFO-failed to translate
<jiangp> 在 2025-01-18 上传 | 大小:19kb | 下载:0
« 1 2 ... .22 .23 .24 .25 .26 3627.28 .29 .30 .31 .32 ... 4311 »

源码中国 www.ymcn.org