[VHDL编程] 593352pll

说明：使用VHDL编写的数字PLL，对于想在FPGAzhong灵活使用时钟 的人有帮助。-Prepared by the use of VHDL digital PLL, the FPGAzhong would like flexibility in the use of the clock to help the people.
<樊英平> 在 2025-01-19 上传 | 大小：109kb | 下载：0

[VHDL编程] FPGA

说明：OFDM implementetion by using matlab in embedded communications to develop the transmitter and reciever in communication system and estimeting the channel
<raji> 在 2025-01-19 上传 | 大小：135kb | 下载：0

[VHDL编程] VHDL_errors

说明：VHDL常见错误集锦!VHDL常见错误解决方案,24例-VHDL Collection of common errors! VHDL solutions for common errors, 24 cases
<朱柏> 在 2025-01-19 上传 | 大小：637kb | 下载：0

[VHDL编程] A3P030_Comparator

说明：Actel的FPGA A3P030 做的数字比较起的源码-Actel FPGA A3P030 Comparator
<宋吉波> 在 2025-01-19 上传 | 大小：109kb | 下载：0

[VHDL编程] A3P030_Decoder

说明：Actel A3P030 做的解码器的源码-Actel A3p030 decoder
<宋吉波> 在 2025-01-19 上传 | 大小：236kb | 下载：0

[VHDL编程] fir

说明：利用FPGA中verlog HDL实现FIR滤波功能,可自行设置相关参数，生成模块-Verlog HDL in the use of FPGA realization of FIR filtering, the provision of the relevant parameters can generate module
<libaogang> 在 2025-01-19 上传 | 大小：887kb | 下载：0

[VHDL编程] clock

说明：基于VHDL的数字时钟的设计，能直接在开发板上看到运行结果-VHDL-based design of the digital clock can be seen directly in the development of on-board results
<lie> 在 2025-01-19 上传 | 大小：749kb | 下载：0

[VHDL编程] alarm

说明：（1）：最基本的时间设定与校准功能； （2）：闹钟定时功能，以及闹钟响铃功能； （3）：一定条件下可以实现闹钟的时间自动修改功能； （4）：当前时间为整点时实现整点报时功能。 （5）：定时显示与计时显示可以实现任意切换 -(1): the most basic function of time for setup and calibration (2): clock timing, as well as the
<xiaodaselang> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] fp

说明：
<林萍> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] ug_ram

说明：RAM design for FPGA in verilog
<NguyenViet> 在 2025-01-19 上传 | 大小：283kb | 下载：0

[VHDL编程] Pld_lab4

说明：stop watch in vhdl using MAXII development board.
<antish> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] Ballastic_Calculator

说明：Ballastic Calculator Interface designe for Army TANK (Xilinx Verilog, Schematics)
<Tomahawk> 在 2025-01-19 上传 | 大小：2.57mb | 下载：0