[VHDL编程] cpld_config

说明：spartan3e starter kit,cpld 的配置文件-spartan3e starter kit,cpld configuration file
<xm> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] QUARTUSIIIntroduce

说明：本手册针对的读者是 Quartus II 软件的初学者，它概述了可编程逻辑设计中 Quartus II 软件的功能-This manual is aimed at readers of the Quartus II software for beginners, it provides an overview of programmable logic in the Quartus II design software
<光辉> 在 2025-01-20 上传 | 大小：2.95mb | 下载：0

[VHDL编程] adc_dac_normalizador_v_2

说明：This an examples for converting decimal number to binary-This is an examples for converting decimal number to binary
<erix> 在 2025-01-20 上传 | 大小：2.18mb | 下载：0

[VHDL编程] FIR_Direkt_ak

说明：VHDL代码的直接型FIR滤波器22阶。Fa=48 kHz, Fc=10kHz 可以在ModelSim下仿真， FPGA实现。 -VHDL code of the direct-type 22-order FIR filter. Fa = 48 kHz, Fc = 10kHz can be under the ModelSim simulation, FPGA realization.
<李乔> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] FIR_Direkt_BAB_P

说明：VHDL编写的代码。采用流水线方法实现的FIR滤波器。22阶。Fa=48kHz, Fc=10KHz。可用ModeSim仿真并FPGA实现-Code written in VHDL. Line method using the FIR filter. 22 bands. Fa = 48kHz, Fc = 10KHz. Can be used to achieve ModeSim simulation and FPGA
<李乔> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Spartan-3_NeuralNetwork_3-layer_feedforward_backp

说明： The aim of this project is the design and implementation of a system simulating a NN in the Spartan-3 Starter Board of Xilinx. The NN will be a 3-layer feedforward backpropagation.- The aim of this project is the
<duzos> 在 2025-01-20 上传 | 大小：1.41mb | 下载：0

[VHDL编程] AD9826

说明：ad9826使用说明，元件。英文的福田余iruru同意4-ad9826
<lin> 在 2025-01-20 上传 | 大小：129kb | 下载：0

[VHDL编程] xilinx_ref_guide

说明：Xilinx Blockset Reference Guide
<hidon> 在 2025-01-20 上传 | 大小：997kb | 下载：0

[VHDL编程] fenpinqi

说明：偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循 环下去。这种方法可以实现任意的偶数分频。-Dual frequency many times: even several times frequency should be more
<范尼> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog

说明：这是VERILOG HDL的比较常用器件的源代码，包括寄存器、移位器-This is a comparison of VERILOG HDL source code commonly used devices, including registers, shifter, etc.
<张军政> 在 2025-01-20 上传 | 大小：111kb | 下载：0

[VHDL编程] rafal2

说明：VHDL project for FPGA SPartan 3 using IseWebpack 10.1. This is an implemetation of FSM for testing 7 segment with dot point 4 digit LED display.
<nukom> 在 2025-01-20 上传 | 大小：919kb | 下载：0

[VHDL编程] fft_verilog

说明：FFT IP core 源码 状态控制机-FFT IP core
<chris> 在 2025-01-20 上传 | 大小：7kb | 下载：0