[VHDL编程] pcfg

说明：ISE file VHDL code about the comunication from PC to kit in process writing and reading from BRAM in kit
<Rakhun> 在 2025-01-21 上传 | 大小：6.94mb | 下载：0

[VHDL编程] fre

说明：4位数字频率计控制，分为锁存、计数等几个模块-4 digital frequency meter control, is divided into latch, counting a number of modules, etc.
<qian> 在 2025-01-21 上传 | 大小：143kb | 下载：0

[VHDL编程] sellandsong

说明：自动售货程序，用verilog实现，用于自动售货机的用途。还有一个歌曲的程序-Auto sales process, with the realization of verilog for the use of vending machines. There is also a program of songs
<qian> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] pc_cal

说明：VHDL code calculation system
<Rakhun> 在 2025-01-21 上传 | 大小：2.49mb | 下载：0

[VHDL编程] fenpin

说明：
<qian> 在 2025-01-21 上传 | 大小：2kb | 下载：0

[VHDL编程] FFT

说明：FFT的资料，有很多的论文和文章。主要用于FPGA的设计-FFT data, there are many papers and articles. Mainly used for FPGA design
<qian> 在 2025-01-21 上传 | 大小：4.17mb | 下载：0

[VHDL编程] modelsim

说明：学习modelsim脚本仿真的绝佳范例,很强大啊-Modelsim simulation study and an excellent example of a scr ipt
<chang> 在 2025-01-21 上传 | 大小：132kb | 下载：0

[VHDL编程] stopwatch

说明：The program is written in verilog to accomplish functions of a stopwatch. It can be implemented in Xilinx FPGA spartan 3 board.
<flyingwings> 在 2025-01-21 上传 | 大小：2kb | 下载：0

[VHDL编程] Com_transmitter

说明：*本程序发送一串数据，68 07 17 E9 16 本程序调试成功。可以将程序中的Data 改为输入变量，从而实现 接受一个8位数据，并将其按照68 07 17 E9 16的形式发送出去-* The procedure to send a string of data, 68 07 17 E9 16 debugging success of this procedure. Procedures can be changed in t
<张金斗> 在 2025-01-21 上传 | 大小：203kb | 下载：0

[VHDL编程] PWMGenerator1

说明：介绍：仅仅实现8bitPWM功能，没有别的功能，通过设置data数据可以设定占空比 频率是clk/255 HZ-Introduction: 8bitPWM only the realization of functions, no other function, data can be data by setting the duty cycle frequency is set clk/255 HZ
<张金斗> 在 2025-01-21 上传 | 大小：181kb | 下载：0

[VHDL编程] fpga

说明：非常 好的资料，大家积极下载！大家一定一定要好好学习-Very good material, actively download!
<buaabuaa> 在 2025-01-21 上传 | 大小：944kb | 下载：0

[VHDL编程] RAM

说明：曾经做过一电子竞赛课题部分，硬件描述语言VHDL做数据存储器512位存储深度，-Competition has been a subject of electronic parts, hardware descr iption language VHDL do data memory storage depth of 512,
<zengyong> 在 2025-01-21 上传 | 大小：347kb | 下载：0