资源列表

« 1 2 ... .40 .41 .42 .43 .44 345.46 .47 .48 .49 .50 ... 4311 »

[VHDL编程Intro-VHDL-3-part2

说明:intro VHDL part 3 section 1, electronic enginering
<Volta> 在 2024-11-19 上传 | 大小:272kb | 下载:0

[VHDL编程Manual-VHDL

说明:Manuel VHDL, electronic enginering
<Volta> 在 2024-11-19 上传 | 大小:1.04mb | 下载:0

[VHDL编程counter8

说明:使用vhdl语言和quartus平台建立的8位计数器的简单仿真-Using vhdl language and platform quartus established 8-bit counter simple simulation
<高成> 在 2024-11-19 上传 | 大小:2.75mb | 下载:0

[VHDL编程fdivision

说明:在quartus平台下,并使用verillog hdl编写的时钟分频仿真-In quartus platform and use verillog hdl write clock divider simulation
<高成> 在 2024-11-19 上传 | 大小:2.85mb | 下载:0

[VHDL编程lcd-1602

说明:关于用4端口对lcd1602显示,一般都是通过8端口显示的,上传的这个是ise里所建立的工程-On the use of the 4-port lcd1602 display, usually by 8-port display the uploaded this is ise in the established engineering
<陈建祥> 在 2024-11-19 上传 | 大小:32kb | 下载:0

[VHDL编程N-jifenpin

说明:用verilog编写的N倍奇分频源码,大家可以参考一下哈哈哈。希望大神指正-With verilog written N times odd divider source code, you can refer to Ha ha ha. Great God hope corrected
<陈建祥> 在 2024-11-19 上传 | 大小:171kb | 下载:0

[VHDL编程RS232

说明:用verilog编写的RS232串口通信源码,大家可以参考一下哈哈哈。希望大神指正-Verilog prepared using RS232 serial communication source code, we can refer to Ha ha ha. Great God hope corrected
<陈建祥> 在 2024-11-19 上传 | 大小:491kb | 下载:0

[VHDL编程mig_7series_v1_9

说明:DDR3控制器源码,针对XilinxFPGA的DDR3控制器的源码,已经验证通过。-DDR3 Controller,complete DDR3 controll,have pass verificaion.
<> 在 2024-11-19 上传 | 大小:33.97mb | 下载:0

[VHDL编程pcie_7x_v1_9

说明:PCIE控制器,FPGA实现PCIE通讯,速率高达5Gbps每个通道。-PCIT Controller ,Which speed up to 5G per lane
<> 在 2024-11-19 上传 | 大小:603kb | 下载:0

[VHDL编程uart_rx

说明:UART 接收模块,UART底层模块,实现各种波特率的uart接收-UART receive module,complete all Baud rate transfer receive。
<> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程uart_tx

说明:UART 发送模块,UART底层的发送块,包含起始位,数据位,校验位,验证通过-UART transmit module,contain start bit,data bit,check bit. have passed verification
<> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程floatadd

说明:32位浮点数加法,使用的语言是verilog。其中包括的是工程中的v文件。-32-bit floating-point addition, the use of language is verilog. Including is v of the engineering documents.
<小王> 在 2024-11-19 上传 | 大小:2kb | 下载:0
« 1 2 ... .40 .41 .42 .43 .44 345.46 .47 .48 .49 .50 ... 4311 »

源码中国 www.ymcn.org