资源列表

« 1 2 ... .29 .30 .31 .32 .33 3434.35 .36 .37 .38 .39 ... 4311 »

[VHDL编程vhdl_cookbook

说明:The VHDL Cookbook First Edition
<rayrolando> 在 2025-01-24 上传 | 大小:233kb | 下载:0

[VHDL编程vhdl-tut

说明:Writing VHDL for RTL Synthesis
<rayrolando> 在 2025-01-24 上传 | 大小:19kb | 下载:0

[VHDL编程advanced_FPGA_Design

说明:Advanced FPGA Design Architecture, Implementation, and Optimization
<Pavel> 在 2025-01-24 上传 | 大小:5.7mb | 下载:0

[VHDL编程dds_vhdl

说明:fpga VHDL语言,控制DDS产生频率可变的正弦波信号扫频-FPGA VHDL DDS
<gaoshang> 在 2025-01-24 上传 | 大小:2.63mb | 下载:0

[VHDL编程52_divider

说明:多倍(次)分频器 请注意: 本例的各个源描述的编译顺序应该是: 52_divider.vhd 52_divider_stim.vhd-Times (times) divider Please note: This case is described in various sources to compile the order should be: 52_divider.vhd 52_divi
<朱琦> 在 2025-01-24 上传 | 大小:1kb | 下载:0

[VHDL编程IIC_Verilog

说明:FPGA Verilog HDL模拟IIC通讯接口-FPGA Verilog HDL IIC Interface
<wolf> 在 2025-01-24 上传 | 大小:200kb | 下载:0

[VHDL编程airconditioner

说明:中央空调的控制,3级控制系统,这个是中间控制的vhdl源代码-Central air-conditioning control, 3 control system, this is the middle of the control of vhdl source code
<周星> 在 2025-01-24 上传 | 大小:1kb | 下载:0

[VHDL编程MAIN_TX_V10

说明:8路视频光端机的VHDL源码,此硬件使用以太网的SERDES 借用TBI接口传输PCM视频信号。-8-channel video PDH in VHDL source code
<tr> 在 2025-01-24 上传 | 大小:284kb | 下载:0

[VHDL编程MAIN_RX_V10

说明:8路视频光端机 接收侧 VHDL源码,使用了千兆以太网SERDES芯片,基于TBI接口的PCM视频传输。-8-Channel Video Optical Receiver side of VHDL source code, using the Gigabit Ethernet SERDES chip, based on the TBI interface PCM video transmission.
<tr> 在 2025-01-24 上传 | 大小:1.04mb | 下载:0

[VHDL编程TX

说明:1路视频光端机的发射端,VHDL源码,使用全FPGA芯片的硬件,内建成帧、时钟、SERDES-The launch of a video PDH client, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES
<tr> 在 2025-01-24 上传 | 大小:101kb | 下载:0

[VHDL编程RX

说明:1路视频光端机的接收端,VHDL源码,使用全FPGA芯片的硬件,内建解帧、时钟、DESERDES-PDH a video of the receiving end, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES
<tr> 在 2025-01-24 上传 | 大小:102kb | 下载:0

[VHDL编程F7-2VT-1DR

说明:2路视频光端机的,VHDL源码,使用全FPGA芯片的硬件,内建成帧、时钟、SERDES-2-way video PDH' s, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES
<tr> 在 2025-01-24 上传 | 大小:451kb | 下载:0
« 1 2 ... .29 .30 .31 .32 .33 3434.35 .36 .37 .38 .39 ... 4311 »

源码中国 www.ymcn.org