[VHDL编程] spi_master

说明：SPI接口的实现以及对外设的读写操作，其中包扩了几种工作方式，同时可以读取外设的版本号，传输速率可以达到2Mbps-SPI interface implementation, as well as read and write operations on the peripheral, which extended several work packages at the same time can read the version n
<guoguo> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] DS_spi_ispb

说明：SPI接口的实现以及对外设的读写操作，其中包扩了几种工作方式，同时可以读取外设的版本号，传输速率可以达到2Mbps-SPI interface implementation, as well as read and write operations on the peripheral, which extended several work packages at the same time can read the version n
<guoguo> 在 2025-02-02 上传 | 大小：268kb | 下载：0

[VHDL编程] USB

说明：USB口的设计，包括驱动程序的设计，以及软件的安装演示，软件的介绍，以及工作模式-USB port design, including the driver design, and installation of software, presentation, software presentation, and working models
<guoguo> 在 2025-02-02 上传 | 大小：306kb | 下载：0

[VHDL编程] E1

说明：在国际标准组织开放式系统互联（OSI）参考模型下，以太网是第二层协议。10G以太网使用ＩＥＥＥ（电气与电子工程师学会）802.3以太网介质访问控制协议（ＭＡＣ）、ＩＥＥＥ 802.3以太网帧格式以及ＩＥＥＥ 802.3最小和最大帧尺寸。-In the International Standards Organization Open Systems Interconnect (OSI) reference model, Ethernet
<guoguo> 在 2025-02-02 上传 | 大小：1.64mb | 下载：0

[VHDL编程] pwm

说明：：随机脉宽调制是解决交流调速系统 中声学噪声的直接有效方法。随机零矢 量分 布是一种很好 的随 机方法，但其不对称的开关函数使其不适用于传统的电流采样方法。通过仿真表明 PWM周期中点采样的方 法无法得到准确的平均值，在分析不对称模式引起的纹波电流对电流平均值影响的基础上，提出了一种适合 于 RZV分布 的电流采样方法 。仿真结果证实该方法简单可行 。 -: Random pulse width modulation
<guoguo> 在 2025-02-02 上传 | 大小：135kb | 下载：0

[VHDL编程] VerilogHDLDDS

说明：简单介绍了直接数字频率合成技术(DD S)，利用DDS设计任意 波形发生器，其能够产生矩形波、正弦波、三角波、锯齿波等多种波形 -A brief introduction of direct digital frequency synthesis (DD S), the use of DDS design of arbitrary waveform generator, which can produce rectangular w
<guoguo> 在 2025-02-02 上传 | 大小：195kb | 下载：0

[VHDL编程] itrl

说明：交织 本程序是自己编写的随机交织 可以实现任意维度 任意长度 的交织 比起其他的实现方法更具有 推广型-Intertwined in this program is to prepare its own random interleaving can achieve any arbitrary length of the intertwined dimensions of the implementation is more t
<justin> 在 2025-02-02 上传 | 大小：4kb | 下载：0

[VHDL编程] setup-hpld

说明：本文描述了fpga中的亚稳态时如何产生的，以及如何计算亚稳态的平均无故障时间。对了解亚稳态有帮助。-This paper describes the sub-fpga how the steady state, as well as how to calculate the metastable MTBF. The understanding of metastable helpful.
<邹仁波> 在 2025-02-02 上传 | 大小：548kb | 下载：0

[VHDL编程] verilog_seg7

说明：买的Altra公司的一款Max II EPM1270T144的电路板，其中的一个用Verilog HDL 编写的驱动数码管的程序，完全可用。-Altra Inc. bought a Max II EPM1270T144 circuit board, one written in Verilog HDL using the digital controls process-driven, fully available.
<Li xiaohu> 在 2025-02-02 上传 | 大小：294kb | 下载：0

[VHDL编程] SystemVerilogforDesign2ndEdition

说明：System Verilog for design verification
<JK> 在 2025-02-02 上传 | 大小：2.25mb | 下载：0

[VHDL编程] contador_0a7

说明：contador de 0 a 7 que se reinicia
<LoboBlanco> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] Nios_II_timer

说明： 本源码为Nios II的开发示例,主要演示Nios II的定时中断器的应用。开发环境QuartusII。 本示例十分经典，对基于SOPC开发的FPGA初学者有很大帮助。-The source code for the Nios II development of an example, the main demonstration Nios II interrupt timing device applications. De
<huangshengqun> 在 2025-02-02 上传 | 大小：2.01mb | 下载：0