资源列表
[VHDL编程] VHDL_digital_lock_design
说明:VHDL课程的源代码数字密码锁的设计与实现的实验报告,内附源代码-VHDL source code for the course digital code lock design and implementation of the experimental report, included the source code<CXJ> 在 2025-02-04 上传 | 大小:4kb | 下载:0
[VHDL编程] ROM_based_sine_wave_generator_VHDL_design
说明:VHDL基于ROM的正弦波发生器的设计的实验报告,内附源代码-ROM-based sine wave generator VHDL design of experiment reports, included the source code<CXJ> 在 2025-02-04 上传 | 大小:4kb | 下载:0
[VHDL编程] VHDL_design_of_sequence_detector
说明:VHDL中序列检测器的设计的实验报告,包括源代码-VHDL in the design of sequence detector test reports, including the source code<CXJ> 在 2025-02-04 上传 | 大小:5kb | 下载:0
[VHDL编程] 7-segment_digital_tube_decoder_design
说明:VHDL中7段数码管译码器设计与实现的实验报告,包括源代码-VHDL in the 7-segment digital tube decoder design and implementation of the experimental report, including the source code<CXJ> 在 2025-02-04 上传 | 大小:4kb | 下载:0
[VHDL编程] digital_clock
说明:用于FPGA可编程逻辑器件的VHDL语言编写的6显示数字钟程序。51单片机驱动6个LED数码管。-Digital clock (VHDL language) for FPGA Development<李哲> 在 2025-02-04 上传 | 大小:370kb | 下载:0
[VHDL编程] NIOSII_de2
说明:基于SOPC的FPGA系统设计,测试数码管、LED、液晶显示屏,整个系统在DE2上运行通过,使用的是Quartus 6.1套件-FPGA-based SOPC system design, testing, digital tube, LED, LCD display, the entire system run by the DE2, using Quartus 6.1 Suite<方映> 在 2025-02-04 上传 | 大小:8.39mb | 下载:0
[VHDL编程] turbodecoder
说明:用vhdl实现turbo码的迭代解码,转某N人的程序-Using vhdl implementation of iterative decoding turbo codes, transfer of a person' s procedures for N<deng> 在 2025-02-04 上传 | 大小:155kb | 下载:0
[VHDL编程] DE2_CCD_PIP
说明:实现DE2上的摄像头采集,实现画中画,利用两个摄像头,在VGA上实现两个画面同时出现-DE2 on the camera to achieve the collection, to achieve PIP, using two cameras, the VGA screen to achieve two concurrent<方映> 在 2025-02-04 上传 | 大小:3.83mb | 下载:0