[VHDL编程] diedai

说明：通过设置矩阵大小数，自动地利用雅克比迭代和高斯赛德尔迭代计算结果以及利用范数计算误差-Matrix size by setting the number of auto-use and high Sisaideer Jacobi iteration iterative calculations and the use of norm calculation errors
<李亚丽> 在 2025-02-06 上传 | 大小：12kb | 下载：0

[VHDL编程] SingleChipDigitalClock

说明：单片机数字钟程序，其中包含闹铃功能，基于51单片机-Single chip digital clock program, which includes an alarm function, based on MCU 51
<臧岚> 在 2025-02-06 上传 | 大小：14kb | 下载：0

[VHDL编程] LCDCharacterDisplayExperimentC51Version

说明：LCD字符显示实验C51版本，液晶显示屏的现实控制程序-LCD character display experiment C51 version of the reality of LCD control procedures
<臧岚> 在 2025-02-06 上传 | 大小：39kb | 下载：0

[VHDL编程] DSPwithFPGA(2e)

说明：数字信号处理的FPGA实现(第二版)的配套光盘，包含例程。还有书中的代码示例，是看书过程中必备的参考。-FPGA implementation of digital signal processing (second edition) of the complete CD-ROM, contains routines. There are sample code book is essential reading process ref
<chriscing> 在 2025-02-06 上传 | 大小：844kb | 下载：0

[VHDL编程] VGA_test50m

说明：本代码功能为实现VGA显示功能，即实现在显示器上显示640*480彩条。 程序通过quartusII 8.1编译，使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 （开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm） 有需要的朋友可以下
<彬杰科技> 在 2025-02-06 上传 | 大小：46kb | 下载：0

[VHDL编程] IR

说明：本代码功能为实现38/30KHZ红外线接收功能 程序通过quartusII 8.1编译，使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 （开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm） 有需要的朋友可以下载参考-The code
<彬杰科技> 在 2025-02-06 上传 | 大小：77kb | 下载：0

[VHDL编程] ps2test

说明：本代码功能为实现接收PS2键盘编码功能。 程序通过quartusII 8.1编译，使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 （开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm） 有需要的朋友可以下载参考-The code fun
<彬杰科技> 在 2025-02-06 上传 | 大小：116kb | 下载：0

[VHDL编程] recuart_50m

说明：本代码功能为实现接收PC发送的串口数据功能 程序通过quartusII 8.1编译，使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 （开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm） 有需要的朋友可以下载参考-The code fu
<huangbin> 在 2025-02-06 上传 | 大小：47kb | 下载：0

[VHDL编程] halfclk

说明：本代码功能为实现输入时钟的1.5分频功能。 程序通过quartusII 8.1编译，使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 （开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm） 有需要的朋友可以下载参考-The code fu
<huangbin> 在 2025-02-06 上传 | 大小：28kb | 下载：0

[VHDL编程] MC8051

说明：摘要:分析了与标准8051 MCU 兼容的MC8051 IP 核结构原理与设计层次，详细论述了MC8051 IP 核的FPGA 实现与 应用方法。通过试验验证，其性能比标准8051 MCU 高，方便与系统其他模块的集成。在各种嵌入式系统和片上系统 中使用该IP 核具有重要意义。 关键词: 单片机； MC8051； IP 核； FPGA； VHDL-Abstract: This paper is compatible with
<xing> 在 2025-02-06 上传 | 大小：331kb | 下载：0

[VHDL编程] VHDL

说明： 该系统利用VHDL语言、PLD设计出租车计费系统，以MAX+PLUSⅡ软件作为开发平台，设计了出租车计费器系统程序并进行了程序仿真。使其实现计费以及预置和模拟汽车启动、停止、暂停等功能，并动态扫描显示车费数目 -In this system, VHDL language, PLD design taxi billing system to MAX+ PLUS Ⅱ software as a development platfo
<xing> 在 2025-02-06 上传 | 大小：174kb | 下载：0

[VHDL编程] ca_gen

说明：此Verilog程序产生用于GPS卫星导航信号的C/A码，输入信号有时钟、时钟使能、复位、给定的卫星编号，输出产生的C/A码。此程序在代码上进行优化，占用了更少的资源。-This procedure generated Verilog for the GPS satellite navigation signals C/A code, the input signal with the clock, clock enable, rese
<李殿为> 在 2025-02-06 上传 | 大小：1kb | 下载：0