资源列表
[VHDL编程] vhdl_fir
说明:1、输入输出数据宽度为12位, 2、阶数为4阶段线性相位FIR滤波器, 3、类型为:低通。 -1, input and output data width is 12, 2, 4 stages of the order of linear phase FIR filter, 3, type: low pass.<liushaohua> 在 2025-02-08 上传 | 大小:1kb | 下载:0
[VHDL编程] Xil3S500E_revD_emac
说明:spartan 3e开发板中实现以太网通讯-spartan 3e development board Ethernet communications<zyb> 在 2025-02-08 上传 | 大小:659kb | 下载:0