[VHDL编程] virtex-5fpgaconfigurationuserguide

说明：virtex-5 上电加载程序的时序的详细说明，包括bin文件的加载时序-virtex-5 on the power loader timing of the detailed descr iption, including the bin file load timing
<郭淮> 在 2025-02-08 上传 | 大小：1.5mb | 下载：0

[VHDL编程] microcont

说明：数字时钟设计基于FPGA的数字存储示波器的设计 doc基于FPGA的数字存储示波器的设计 122 基于... 基于单片机的车载时钟控制系统研究 doc基于单片机的车载时钟控制系统研究-microcontroller-based digital clock, set the time, stopwatch, alarm set
<章辉明> 在 2025-02-08 上传 | 大小：3kb | 下载：0

[VHDL编程] FINALPROJECT

说明：用來開通用 簡易紅綠燈 非常簡單 -Opened with a simple traffic light for a very simple
<魏鉉諳> 在 2025-02-08 上传 | 大小：391kb | 下载：0

[VHDL编程] erewr

说明：一樣簡易紅綠燈程式碼....非常簡單 -Simple traffic light, like a very simple code .... oh oh oh
<魏鉉諳> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] ket

说明：簡易密碼鎖 好用喔喔喔 快下載來試試吧 快-Simple password lock with oh oh oh download to try it soon
<魏鉉諳> 在 2025-02-08 上传 | 大小：8kb | 下载：0

[VHDL编程] final-light

说明：跑馬燈喔喔喔喔簡易跑馬燈設計快下載 -Marquee Marquee Wowowowo simple design fast download
<魏鉉諳> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] trafficlight

说明：簡易紅綠燈雙向能設定秒數 快來下載吧 好用喔-Simple two-way traffic lights can be set to the number of seconds
<魏鉉諳> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] DDS__VERILOG____

说明：实现dds，能够实现dds设计，是本人收集的-Achieve dds, dds design can be achieved, is my collection
<energy> 在 2025-02-08 上传 | 大小：3kb | 下载：0

[VHDL编程] jipinqicepinzhou

说明：计频器有两种测量方法，即测频和测周，我们提出选用测频的方法，但是有时老师也会让我们编写可以选用测频、测周并且两者可以自动选择的程序，本程序即可达到这个要求。-Frequency meter, there are two measuring methods, that is, the frequency measurement and test week, we put forward to use frequency measure,
<amy> 在 2025-02-08 上传 | 大小：629kb | 下载：0

[VHDL编程] daling

说明：利用MUXPLUSII平台实现工业打铃功能。-MUXPLUSII platform using industry fight bell function.
<amy> 在 2025-02-08 上传 | 大小：748kb | 下载：0

[VHDL编程] Verilogexamples

说明：Verilog初学编程实例，包括源程序及QuartusⅡ仿真结果，适合初学者了解学习-Verilog beginner programming examples, including source code and Quartus Ⅱ simulation results, suitable for beginners to understand the learning
<kinderce> 在 2025-02-08 上传 | 大小：3.47mb | 下载：0

[VHDL编程] VHDL_clock

说明：VHDL数字钟设计程序 设计要求 基本要求： 1、24小时计数显示； 2、具有校时功能（时，分） ； 附加要求： 1、实现闹钟功能（定时，闹响）；--VHDL design process digital clock design basic requirements: 1.24 hours count display 2, when a school function (hour, minute) additional requi
<苹果熊> 在 2025-02-08 上传 | 大小：70kb | 下载：0