[VHDL编程] booth

说明：一个booth乘法器的小例子, 有助于理解booth算法-An example for a booth multiplier in Verilog HDL
<mirror> 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] spi_verilog

说明：SPI协议Verilog HDL程序，内含testbench 文件
<dsahd> 在 2025-04-30 上传 | 大小：80kb | 下载：0

[VHDL编程] crc

说明：非常不错的CRC冗余纠错编码Verilog源码-非常不错的CRC编码Verilog源码
<dsahd> 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] delta-sigma

说明：关于delta-sigma调制器的详细教程
<dsahd> 在 2025-04-30 上传 | 大小：261kb | 下载：1

[VHDL编程] FPGA

说明：列举了部分无线通信FPGA的VHDL程序。仅供参考。-Lists some of the wireless communication FPGA-VHDL program. For reference only.
<姜明新> 在 2025-04-30 上传 | 大小：157kb | 下载：0

[VHDL编程] sdram_controller_latest.tar

说明：sdram_controller_latest.tar.gz -it is memory DDR controller, but it has 8 bit only data bus wide ,and hasn’t independents clock for source read-write data and ddr + controller size. Wrote on the VHDL language.-sdram_cont
<Andrei> 在 2025-04-30 上传 | 大小：30kb | 下载：0

[VHDL编程] wb_async_mem_bridge_latest.tar

说明：wb_async_mem_bridge_latest.tar.gz- it is controller without independents sources clock . Only write or read case synchronization for WB controller interface bus.(computable with WB interface protocol).-wb_async_mem_bridg
<rozenan> 在 2025-04-30 上传 | 大小：72kb | 下载：0

[VHDL编程] zbt_sram_controller_latest.tar

说明：zbt_sram_controller_latest.tar.gz- pipeline “ NO WAIT” state bus SRAM model.-zbt_sram_controller_latest.tar.gz- pipeline “ NO WAIT” state bus SRAM model.
<rozenan> 在 2025-04-30 上传 | 大小：386kb | 下载：0

[VHDL编程] jk

说明：触发器设计范例，JK触发器的VHDL实现-Trigger for example, JK flip-flop of VHDL implementation
<宋茜> 在 2025-04-30 上传 | 大小：285kb | 下载：0

[VHDL编程] comparator_4

说明：基于VHDL的数值比较器，通过此比较器实现思想，可以扩展到更多位的-VHDL-based numerical comparator, the comparator through the implementation of this idea can be extended to more places
<宋茜> 在 2025-04-30 上传 | 大小：272kb | 下载：0

[VHDL编程] mux4

说明：基于VHDL的四位加法器的实现，通过此加法器的设计，可以扩展到更多位的加法器的设计-VHDL-based implementation of the four adder, through the design of this adder, can be extended to more bits Adder
<宋茜> 在 2025-04-30 上传 | 大小：265kb | 下载：0

[VHDL编程] ADC

说明：ACTEL FUSION STARTKIT FPGA 开发板例程，实现16通道的adc转换控制 adc精度12位 / 10位 可调 -ACTEL FUSION STARTKIT FPGA development board routines, to achieve 16-channel control of adc adc conversion precision 12-bit/10 adjustable
<zhangyujun> 在 2025-04-30 上传 | 大小：477kb | 下载：0