资源列表
[VHDL编程] can_latest[1].tar
说明:CAN,全称“Controller Area Network”,即控制器局域网,是国际上应用最广泛的现场总线之一。最初,CAN被设计作为汽车环境中的微控制器通讯,在车载各电子控制装置ECU之间交换信息,形成汽车电子控制网络。比如:发动机管理系统、变速箱控制器、仪表装备、电子主干系统中,均嵌入CAN控制装置。 -CAN, full name of the " Controller Area Network" , the C<zhaohaiting> 在 2025-02-27 上传 | 大小:1.1mb | 下载:0
[VHDL编程] UARTofVHDL
说明:基于vhdl的uart程序设计:完全按照论文格式编写。-The uart vhdl-based Programming: paper format exactly as written。<海风> 在 2025-02-27 上传 | 大小:330kb | 下载:0
[VHDL编程] CPRI_interface_GTP_top
说明:3G是一个通信协议。CPRI的实现,很不错的。-one Communication Prototcol for 3G mobile telecom.it is perfect.<张扬> 在 2025-02-27 上传 | 大小:1kb | 下载:0
[VHDL编程] chipscope_pro_siotk_10_1_ug213
说明:XILINX赛灵斯chipscope_pro_siotk_10_1_ug213使用手册,讲得挺详细的。-the introduction of XILINX chipscope<张扬> 在 2025-02-27 上传 | 大小:766kb | 下载:0
[VHDL编程] I2C_CONTROLLER
说明:this is VHDL model of I2C_controller<Harshit B J> 在 2025-02-27 上传 | 大小:887kb | 下载:0
[VHDL编程] sequencecontroller
说明:this is source code in verilog for sequence controller and clock generator which is used in RISC cpu<Harshit B J> 在 2025-02-27 上传 | 大小:97kb | 下载:0
[VHDL编程] alu
说明:this is source code in verilog for arithmatic logic unit for RISC cpu<Harshit B J> 在 2025-02-27 上传 | 大小:62kb | 下载:0
[VHDL编程] Altera_FPGA_develop(QuartusII_7.2_ModelSim_6.5).ra
说明:Altera FPGA开发说明(QuartusII 7.2 & ModelSim 6.5).pdf 建立和编译QII项目 modelsim功能仿真 QII引脚分配 modelsim时序仿真(建立Altera仿真库) QII下载 -Altera FPGA Development Descr iption (QuartusII 7.2 & ModelSim 6.5). Pdf project to estab<晓> 在 2025-02-27 上传 | 大小:2.9mb | 下载:0