[VHDL编程] ml510_bsb1_std_ip_ppc440

说明：这是Xilinx公司FPGA的标准的基于PowerPC440的IP包底层驱动程序，标准的，很难得。-This is the standard Xilinx, FPGA-based IP packet PowerPC440 the underlying drivers, standard, hard to come by.
<曾亮> 在 2025-03-01 上传 | 大小：28.31mb | 下载：0

[VHDL编程] ps2verilog

说明：用verilog HDL语言实现的PS2驱动。-PS2 program using Verilog HDL
<张益涛> 在 2025-03-01 上传 | 大小：1.32mb | 下载：0

[VHDL编程] HowToUseModelSim

说明：modelsim教程大全，几分相当翔实的modelsim学习材料 针对不同版本的modelsim都有讲解-Sort of learning materials very informative modelsim
<王先> 在 2025-03-01 上传 | 大小：8.18mb | 下载：0

[VHDL编程] 8051

说明：在EP2C5上进行8051单片机的核移植-8051 on the EP2C5 nuclear transplantation
<pengli> 在 2025-03-01 上传 | 大小：13.74mb | 下载：0

[VHDL编程] 8.12MASKmadebyVHDL

说明：利用FPGA实现基带编码源代码，大家有兴趣可以参考啊！-MASK made by VHDL
<dshf> 在 2025-03-01 上传 | 大小：38kb | 下载：0

[VHDL编程] cpu

说明：组成原理实验~简单cpu的设计~基于EDA环境下的-Composition Theory Experiment Design ~ ~ Simple cpu EDA environment based on
<lynn> 在 2025-03-01 上传 | 大小：708kb | 下载：0

[VHDL编程] slave-fifo

说明：C77C68013 SLAVE FIFO buclk 源码！-C77C68013 SLAVE FIFO buclk source.
<tangjinyuan> 在 2025-03-01 上传 | 大小：81kb | 下载：0

[VHDL编程] clock

说明：时钟发生器，利用系统时钟获得需要的时钟信号-Clock generator, using the system clock to obtain the required clock signals
<清华> 在 2025-03-01 上传 | 大小：1kb | 下载：0

[VHDL编程] FIFO

说明：FIFO,双端口数据存储器，实现数据先入先出的存储器件-FIFO, dual port data memory, data FIFO memory device
<清华> 在 2025-03-01 上传 | 大小：1kb | 下载：0

[VHDL编程] 8weishujusuocunqi

说明：位数据锁存器，用于存储数据来进行交换，使数据稳定下来保持一段时间不变化，直到新的数据将其替换。 -8-bit data latch for storing data to be exchanged and the data stabilized for a period of time does not change until the new data to replace it.
<清华> 在 2025-03-01 上传 | 大小：1kb | 下载：0

[VHDL编程] jishuqi

说明：各种功能计数器利用数字电路技术数出给定时间内所通过的脉冲数并显示计数结果-Features the use of digital circuit technology a few counters for a given period of time the number of pulses passed by the count and display the results
<清华> 在 2025-03-01 上传 | 大小：1kb | 下载：0

[VHDL编程] boxingfashengqi

说明：波形发生器一种数据信号发生器，在调试硬件时，常常需要加入一些信号，以观察电路工作是否正常-A data signal generator, waveform generator, in the debugging of hardware, it is often necessary to add some signal to observe the circuit is working properly
<清华> 在 2025-03-01 上传 | 大小：1kb | 下载：0