[VHDL编程] display

说明：摘要本实验室的理解和实现一个简单的由内而外的光栅视频显示。由于填写此实验室,你就应该欣赏一下一个光栅视频显示工作。你的设计将显示一个50x40网格上的文字8x8标准光栅显示和接受输入改变用户控制下面显示的人物。-The objective of this lab is to understand and implement a simple character-based raster video display. As a resul
<liu> 在 2025-03-04 上传 | 大小：1.47mb | 下载：0

[VHDL编程] Arbitrary-points-frequency

说明：任意分频用verilog实现，偶数分频，奇数分频-Arbitrary points frequency
<liu> 在 2025-03-04 上传 | 大小：26kb | 下载：0

[VHDL编程] verilog-Division-calculation

说明：verilog Division calculation verilog 除法计算方法-verilog Division calculation
<liu> 在 2025-03-04 上传 | 大小：249kb | 下载：0

[VHDL编程] PS2-keyboard-controller-design

说明：PS2 keyboard controller design PS2 键盘控制设计-PS2 keyboard controller design
<liu> 在 2025-03-04 上传 | 大小：851kb | 下载：0

[VHDL编程] Simple-computer-design

说明：Simple computer design and implementation 简单计算器的设计与实现-Simple computer design and implementation
<liu> 在 2025-03-04 上传 | 大小：155kb | 下载：0

[VHDL编程] SATA_Verification_IP-SystemVerilog

说明：SATA Verification IP - SystemVerilog,是使用FPGA做的sata接口部分，是一篇文档-SATA Verification IP- SystemVerilog, is to use FPGA to do sata interface part, is a document
<磊> 在 2025-03-04 上传 | 大小：394kb | 下载：0

[VHDL编程] sdram_sv

说明：sdram在quartus下的VerilogHDL描述，准确的是SystemVerilog，已调试成功，不过还没利用突发传输功能，内含modulesim的仿真文件。-sdram VerilogHDL under the quartus descr iption is accurate SystemVerilog, has been commissioning successful, but not using burst transmi
<Anthony> 在 2025-03-04 上传 | 大小：4.72mb | 下载：0

[VHDL编程] FPGA-VHDL-dengjingduc

说明：本文介绍了基于VHDL语言的十进制等精度频率计的设计，采用VHDL 语言，运用自顶向下的设计思想，将系统按功能逐层分割的层次化设计方法，使用Quartus8.0开发环境，实现了频率计的设计。 -This article describes the decimal-based VHDL, and other precision frequency meter design, using VHDL language, the use o
<筱诺> 在 2025-03-04 上传 | 大小：274kb | 下载：0

[VHDL编程] source

说明：复制比特尾流-Copy-bit
<李拉> 在 2025-03-04 上传 | 大小：5kb | 下载：0

[VHDL编程] Circuit-modeling-mux

说明：电路建模--简单和复杂的Mux建模思想 信号，表达式等-Circuit modeling- simple and complex signals Mux modeling thought, expression, etc.
<李拉> 在 2025-03-04 上传 | 大小：28kb | 下载：0

[VHDL编程] dmx512

说明：DMX512接收程序C源代码，DMX512接收程序-C source code of the receiving program DMX512, DMX512 receiving program
<itsemi> 在 2025-03-04 上传 | 大小：1kb | 下载：0

[VHDL编程] Shannon-expansion-of-Boolean-logic

说明：香农扩展即布尔逻辑扩展，是卡诺逻辑化简的反向运算。香农扩展相当于逻辑复制，提高频率；而卡诺逻辑化简相当于资源共享，节约面积-Shannon expansion of Boolean logic or extension, is simply the reverse Carnot logical operations. Shannon expansion is equivalent to the logical replication,
<李拉> 在 2025-03-04 上传 | 大小：41kb | 下载：0