[VHDL编程] VGA-controller

说明：本示例演示了VGA的控制方法，程序配置后可以在CRT上显示 -This example demonstrates the VGA control method, the program can be configured to display in the CRT
<> 在 2025-03-06 上传 | 大小：1.09mb | 下载：0

[VHDL编程] V35interface-communicate

说明：V.35接口与E1接口之间转换的基本原理,介绍了E1信道分时隙通信的基本过程，叙述了基于FPGA用VHDL和QuartusII来仿真本系统设计与实现的过程。-V.35 interface and E1 interface to convert between the basic principles of E1 channel introduces the basic process of communication sub-time
<汪涵> 在 2025-03-06 上传 | 大小：1.26mb | 下载：0

[VHDL编程] ROM

说明：Verilog sine的查找表，相信大家会用到-Verilog sine lookup table, I believe we will use
<wuzhongpeng> 在 2025-03-06 上传 | 大小：3kb | 下载：0

[VHDL编程] stepmotor-paper-

说明：基于 FPGA 设计的步进电机控制系统 -FPGA-based stepper motor control system design
<wuzhongpeng> 在 2025-03-06 上传 | 大小：184kb | 下载：0

[VHDL编程] encoder_interface

说明：正交编码器接口 用于正交四倍频电路 伺服驱动器常用-Quadrature Encoder Interface circuit for quadrature servo drives commonly used frequency
<wuzhongpeng> 在 2025-03-06 上传 | 大小：1kb | 下载：0

[VHDL编程] dac

说明：DA芯片输出控制 SPI协议 只写不读 FPGA用 verilog-DA-chip SPI protocol output control does not read write-only FPGA with verilog
<wuzhongpeng> 在 2025-03-06 上传 | 大小：1kb | 下载：0

[VHDL编程] e2rom

说明：eeprom的verilog程序，用过，很好用。个人修改后直接调用-eeprom of verilog program, used, very good use. Personal modified to directly call
<wuzhongpeng> 在 2025-03-06 上传 | 大小：2kb | 下载：0

[VHDL编程] lab9_0~60

说明：顯示0~60的循環數,可顯示在SEG上方!-Showing 0 to 60 cycles, SEG can be displayed in the top!
<shang> 在 2025-03-06 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog-study

说明： VERILOG HDL的入门学习资料，对于想进一步学习FPGA的朋友有一定的帮助。-VERILOG HDL entry-learning materials, for those who want to learn more FPGA' s friends have some help.
<李辉> 在 2025-03-06 上传 | 大小：9.16mb | 下载：0

[VHDL编程] DS18B20

说明：用VHDL写的DS18B20程序，用注解，非常实用-DS18B20 written with VHDL program, with comments, very useful ~ ~ ~
<lidejjj> 在 2025-03-06 上传 | 大小：95kb | 下载：0

[VHDL编程] VHDL

说明：FPGA驱动LED静态显示代码，7段显示码，可以增加显示管的数量完成一些简单的设备-FPGA-driven LED static display code, 7-segment display code, can increase the number of display tubes to complete some simple equipment
<朱林> 在 2025-03-06 上传 | 大小：3kb | 下载：0

[VHDL编程] Intelligence-contest-for-vies

说明：智能竞赛抢答器的FPGA实现，包括设计要求，设计思路，设计源代码，设计仿真结果。-Responder Smart contest the FPGA implementation, including design requirements, design ideas, design source code, design and simulation results.
<csh> 在 2025-03-06 上传 | 大小：192kb | 下载：1