[VHDL编程] one_bit_cpu

说明：one bit CPU AHDL QUARTUS 2.0 and more
<SHUR!K> 在 2025-03-07 上传 | 大小：121kb | 下载：0

[VHDL编程] VHDL-translation-in-Russian

说明：VHDL translation in Russian
<SHUR!K> 在 2025-03-07 上传 | 大小：6.54mb | 下载：0

[VHDL编程] Lab07_DigitalLock

说明：Design and Implementation of a vhdl based Digital Lock
<getsatish_hyd> 在 2025-03-07 上传 | 大小：163kb | 下载：0

[VHDL编程] FPGA-IIC

说明：利用VHDL实现延时程序 很不错的资料 适合学习CHDL-Delay procedure using VHDL implementation very good information for learning CHDL
<qzl001> 在 2025-03-07 上传 | 大小：235kb | 下载：0

[VHDL编程] song

说明：基于VHDL语言编写的源程序，实现用蜂鸣器演奏歌曲《友谊天长地久》-VHDL language based on the source, implemented by the buzzer play the song " friendship forever"
<张帝> 在 2025-03-07 上传 | 大小：2kb | 下载：0

[VHDL编程] Fenpin

说明：基于VHDL语言时钟晶振48Mhz的分频器的制作能够实现1HZ分频的时钟信号。-48Mhz clock oscillator based on VHDL language to achieve the production of crossover frequency of the clock signal 1HZ.
<张帝> 在 2025-03-07 上传 | 大小：217kb | 下载：0

[VHDL编程] Jshuqi

说明：基于VHDL原理图实现的计数器 时钟晶振为48MHZ -Schematic-based VHDL implementation of the counter clock oscillator is 48MHZ
<张帝> 在 2025-03-07 上传 | 大小：192kb | 下载：0

[VHDL编程] 1122

说明：已经成功的FPGA 控制的SDRAM控制器代码.只要修改你需要的宽度-FPGA has been successfully controlled by SDRAM controller code. As long as you need to modify the width of
<yangyang> 在 2025-03-07 上传 | 大小：188kb | 下载：0

[VHDL编程] 0011

说明：Altera_Sdram_IP_源码 可以参考的-Altera_Sdram_IP_ source for reference
<yangyang> 在 2025-03-07 上传 | 大小：707kb | 下载：0

[VHDL编程] Qdaqi

说明：基于VHDL语言 实现八路抢答器 有源时钟48mhz 功能为任意按键按下屏蔽其它按键输入-VHDL language based on the active clock 48mhz eight Responder function to any button is pressed the other key input screen
<张帝> 在 2025-03-07 上传 | 大小：281kb | 下载：0

[VHDL编程] 3344

说明：BulkIn是FPGA向CY7C68013发送数据 BulkOut是FPGA从CY7C68013接收数据-BulkIn is the FPGA to send data to the CY7C68013 CY7C68013 BulkOut is receiving data from the FPGA
<yangyang> 在 2025-03-07 上传 | 大小：289kb | 下载：0

[VHDL编程] 5566

说明：Alter官方FFT程序(使用Verilog编写)-Alter official FFT program (written using Verilog)
<yangyang> 在 2025-03-07 上传 | 大小：973kb | 下载：0