资源列表

« 1 2 ... .79 .80 .81 .82 .83 2484.85 .86 .87 .88 .89 ... 4311 »

[VHDL编程sevenvote

说明:一个七人投票表决器,基于VHDL语言,当多数信号为1时输出为1,多数为0时输出为0-A seven-vote device, based on the VHDL language, when the majority of the output signal is 1 to 1, most of the output is 0 0
<Tony > 在 2025-03-10 上传 | 大小:203kb | 下载:0

[VHDL编程30daojishi

说明:30秒倒计时器,基于VHDL语言。具有循环计时功能,-30 seconds countdown timer, based on the VHDL language. With a cycle time function,
<Tony > 在 2025-03-10 上传 | 大小:34kb | 下载:0

[VHDL编程add8(2)

说明:一个基于VHDL语言的8位加法器,有进位功能。-A language based on VHDL 8-bit adder, a carry function.
<Tony > 在 2025-03-10 上传 | 大小:247kb | 下载:0

[VHDL编程msp430_i2c_uart

说明:msp430单片机的IIC 协议和UART协议,很好用的,都测试过哦-msp430 microcontroller and the UART protocol IIC protocol, well used, are tested oh
<ZYG> 在 2025-03-10 上传 | 大小:32kb | 下载:0

[VHDL编程verilog-

说明:Verilog HDL设计方法详细教程,简单易懂,容易上手-Detailed tutorial Verilog HDL design, easy to understand, easy to use
<fans> 在 2025-03-10 上传 | 大小:502kb | 下载:0

[VHDL编程demo18_key_seg_verilog

说明:demo18 按键数码管实验 按下S3,S4,S5,S6按键后,数码管显示不同的数字-demo18 press the button digital control experiment S3, S4, S5, S6 button, digital display different figures
<cgb> 在 2025-03-10 上传 | 大小:162kb | 下载:0

[VHDL编程demo17-7seg4_verilog

说明:demo17 数码管显示实验 在数码管上显示0-7-demo17 experiment in digital display digital display 0-7
<cgb> 在 2025-03-10 上传 | 大小:182kb | 下载:0

[VHDL编程demo1-LampsSequencer

说明:流水灯实验 在LED上显示流水灯,新手上路-LED lights on the experiment in water water light show, a beginner on the road
<cgb> 在 2025-03-10 上传 | 大小:103kb | 下载:0

[VHDL编程demo6-beep

说明:demo6 蜂鸣器实验 蜂鸣器演奏音乐-demo6 buzzer buzzer experiment playing music
<cgb> 在 2025-03-10 上传 | 大小:455kb | 下载:0

[VHDL编程demo4-keyled1

说明:demo4 按键实验 接下S3,S4,S5,S6后相应的LED会点亮-demo4 key experiment took S3, S4, S5, S6 corresponding LED will light up after
<cgb> 在 2025-03-10 上传 | 大小:203kb | 下载:0

[VHDL编程key

说明:基于Verilog HDL的编程程序实现,主要是一个键盘扫描程序-These are program examples based on Verilog HDL
<shanglin> 在 2025-03-10 上传 | 大小:399kb | 下载:0

[VHDL编程lcd

说明:基于Verilog HDL的编程程序实现,主要是一个液晶lcd的程序-These are program examples based on Verilog HDL
<shanglin> 在 2025-03-10 上传 | 大小:2kb | 下载:0
« 1 2 ... .79 .80 .81 .82 .83 2484.85 .86 .87 .88 .89 ... 4311 »

源码中国 www.ymcn.org