[VHDL编程] 2

说明：EDA的课程设计，利用VHDL语言、PLD设计基于FPGA的出租车计费系统，选用ALTERA公司低功耗、低成本、高性能的FPGA芯片EPF10K10，以MAX+PLUSⅡ软件作为开发平台，设计了出租车计费器系统程序并进行了编译，功能仿真和下载。使其实现计费以及预置和模拟汽车启动、加速、停止、暂停等功能，并动态扫描显示车费数目。-EDA curriculum design, the use of VHDL language, PLD de
<wang> 在 2025-03-10 上传 | 大小：8kb | 下载：0

[VHDL编程] 3

说明：电子数字钟设计实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。-Electronic digital clock is actually a standard frequency (1Hz) to count the counting circuit. Oscillator clock signal thr
<wang> 在 2025-03-10 上传 | 大小：318kb | 下载：0

[VHDL编程] DDS

说明：DDS数字频率合成的verilog代码，附有正余弦查找表等-DDS digital frequency synthesis verilog code, with a cosine look-up table, etc.
<allen-haha> 在 2025-03-10 上传 | 大小：16mb | 下载：0

[VHDL编程] rom

说明：该源码是基于查找表的VHDL代码实现DDS-The source code is based on the VHDL code look-up table DDS
<allen-haha> 在 2025-03-10 上传 | 大小：636kb | 下载：0

[VHDL编程] datacompare

说明：采用verilog语言来进行数据比较器 附带仿真波形-Verilog language used to compare data with simulation waveform control
<allen-haha> 在 2025-03-10 上传 | 大小：1.1mb | 下载：0

[VHDL编程] keyscan

说明：基于verilog的键盘扫描程序，实现4*4键盘的扫描-Verilog-based keyboard scanner, to achieve 4* 4 keyboard scanning
<allen-haha> 在 2025-03-10 上传 | 大小：2.72mb | 下载：0

[VHDL编程] Verilog

说明：Verilog的PPT教程，简明地介绍了如何编写Verilog程序，是学习Verilog语言很好的资料-The PPT Verilog tutorials, concise descr iption of how to write Verilog program is very good information to learn Verilog language
<lxz> 在 2025-03-10 上传 | 大小：168kb | 下载：0

[VHDL编程] touch_screen_verilog

说明：一段用于在触摸屏上显示内容的显示代码，可帮助朋友解决一些需要在触摸屏上进行显示的问题-Touch screen display code
<王国成> 在 2025-03-10 上传 | 大小：2kb | 下载：0

[VHDL编程] finial_test

说明：卷积码和Viterbi译码的源程序，在Xilinx ISE环境下使用Verilog编写，有助于卷积码和Viterbi译码的学习-Convolutional codes and Viterbi decoding of the source, in the Xilinx ISE environment, use of Verilog prepared to help convolutional codes and Viterbi decod
<lxz> 在 2025-03-10 上传 | 大小：5.33mb | 下载：0

[VHDL编程] chenxu

说明：3—8译码器是由8个3输入“与非”门构成，采用VHDL语言描述，从行为、功能对3—8译码器进行描述，不仅逻辑设计的容易，而且阅读方便。-3-8 decoder input by 8 3 " and not" the door structure, use of VHDL language descr iption, from the behavior and function of the 3-8 decoder is
<小杰> 在 2025-03-10 上传 | 大小：9kb | 下载：0

[VHDL编程] shierjinzhi

说明：十二进制计数器应用VHDL源代码编写的，程序易懂-Ten binary counter applications written in VHDL source code, the program easy to understand
<小杰> 在 2025-03-10 上传 | 大小：10kb | 下载：0

[VHDL编程] jishuqi

说明：带计数使能、异步复位、带进位输出的增1六位二进制计数器，计数结果由共阴极七段数码管显示。用VHDL源代码描述-With count enable, asynchronous reset, brought by a six-bit output of the binary counter, counting the results from the common cathode seven segment LED display. Des
<小杰> 在 2025-03-10 上传 | 大小：10kb | 下载：0