[VHDL编程] 10-binary-counter

说明：使用verilog实现10进制计数器功能,可以实现Quartus仿真，含任意进制计数器程序-10 binary counter using verilog implementation function, can realize Quartus simulation program with an arbitrary binary counter
<lizhengye> 在 2025-03-17 上传 | 大小：13kb | 下载：0

[VHDL编程] Huawei--design-instructions

说明：华为_大规模逻辑设计指导书详细讲解了有关华为在工程开发中的一些实例-Huawei _ large-scale logic design instructions explained in detail on the development of Huawei in the construction of some examples
<沙洲雪雁> 在 2025-03-17 上传 | 大小：2.15mb | 下载：0

[VHDL编程] 7-segment-display-0-to-9

说明：7段数码管显示0到9的数字，已经通过测试，可以实现仿真-7-segment display 0 to 9, have been tested, simulation can be achieved
<lizhengye> 在 2025-03-17 上传 | 大小：3kb | 下载：0

[VHDL编程] Lantern-transform-controller

说明：设计彩灯变换控制器，控制8个LED进行花样性显示。设计2种显示模式：s0，从左到右逐个点亮LED；s1，从右到左逐个点亮LED；-Lantern transform controller designed to control the pattern of 8 LED display. Design 2 display modes: s0, from left to right by-light LED s1, from right
<lizhengye> 在 2025-03-17 上传 | 大小：78kb | 下载：0

[VHDL编程] Sequence-Detector-State-Machine

说明：状态机序列检测器设计，包含程序在内，该程序是检测1101-Sequence detection state machine design, including the program included, the program is to test 1101
<lizhengye> 在 2025-03-17 上传 | 大小：6kb | 下载：0

[VHDL编程] Lantern-transform-controller

说明：彩灯变换控制器，控制8个LED进行花样性显示。设计4种显示模式：s0，从左到右逐个点亮LED；s1，从右到左逐个点亮LED；s2，从两边到中间逐个点亮LED；s3，从中见到两边逐个点亮LED。-Lantern transform controller, control the pattern of 8 LED display. Design 4 display modes: s0, from left to right by-light
<lizhengye> 在 2025-03-17 上传 | 大小：236kb | 下载：0

[VHDL编程] VHDL-LCD1602

说明：VHDL LCD1602 的源程序 需要的 可以下 VHDL LCD1602 的源程序 需要的 可以下 -VHDL LCD1602 need the source code of the source can be required under the VHDL LCD1602 can be the next
<张卓> 在 2025-03-17 上传 | 大小：10kb | 下载：0

[VHDL编程] Div20PLL_vhd

说明：Div20PLL_vhd Div20PLL_vhd Div20PLL_vhd Div20PLL_vhd-Div20PLL_vhd Div20PLL_vhd Div20PLL_vhd Div20PLL_vhd Div20PLL_vhd Div20PLL_vhd
<张卓> 在 2025-03-17 上传 | 大小：13kb | 下载：0

[VHDL编程] Measurement

说明：基于FPGA的转速光电传感测量系统 基于FPGA的转速光电传感测量系统-Speed ​ ​ Measurement
<张卓> 在 2025-03-17 上传 | 大小：564kb | 下载：0

[VHDL编程] digital-clock

说明：数字钟是计时仪器，它的功能大家都很熟悉。本实验对设计的电子钟要求为： 1．能够对s(秒)、min(分)和h(小时)进行计时，每日按24h计时制； 2．min和h位能够调整； 3．设计要求使用自顶向下的设计方法。 数字钟的功能实际上是对s信号计数。实验板上可提供2Hz的时钟，二分频后可产生s时钟。数字钟结构上可分为两个部分c计数器和显示器。计数器又可分为s计数器、min计数器和h计数器。s计数器和min计数器由6进制和10
<hanbaoshuai> 在 2025-03-17 上传 | 大小：11kb | 下载：0

[VHDL编程] key-board-and-mouse-VerilogHDL

说明：键盘鼠标的原代码,用FPGA实现,使用VerilogHDL编写-Keyboard and mouse of the original code, FPGA, using VerilogHDL writing
<刘辉> 在 2025-03-17 上传 | 大小：1.52mb | 下载：0

[VHDL编程] fir_16

说明：基于FPGA FIR滤波器的设计研究，是一个16阶的数字滤波器-FPGA FIR filter design based on research。FPGA FIR filter design based on research, FPGA FIR filter design based on research。
<朱明宇> 在 2025-03-17 上传 | 大小：667kb | 下载：0