资源列表

« 1 2 ... .29 .30 .31 .32 .33 2334.35 .36 .37 .38 .39 ... 4311 »

[VHDL编程Verilog135

说明:王金明书中的例子 很基础适合初学者 欢迎下载-simples of wangjinming book thebasic of fpga welcome to download
<胡正刚> 在 2025-03-17 上传 | 大小:111kb | 下载:0

[VHDL编程foreign-books-about-FPGA

说明:几本外国的关于fpga学习的资料 很好很强大欢迎下载-Several foreign countries to learn about fpga welcome to download information on a very powerful
<胡正刚> 在 2025-03-17 上传 | 大小:8.9mb | 下载:0

[VHDL编程PCK_CRC4_D4

说明:E1成帧模块,使用VHDL语言设计中的CRC4校验码生成模块-E1 framing module, using the VHDL language design CRC4 check code generation module
<> 在 2025-03-17 上传 | 大小:1kb | 下载:0

[VHDL编程EDA-V

说明:eda实验是基于vhdl语言的程序设计与运行的一类实验,由实际生活中的例子编程。-vhdl eda is based on the language test program design and operation of a quasi-experimental, real life examples from the program.
<张静> 在 2025-03-17 上传 | 大小:5.69mb | 下载:0

[VHDL编程cpu

说明:以ISE为平台设计的单时钟CPU,实现最基本的5条指令(R、LW、SW、BEQ、J) -ISE as a platform to design single-clock CPU, 5 to achieve the most basic instructions (R, LW, SW, BEQ, J)
<熊思源> 在 2025-03-17 上传 | 大小:2.48mb | 下载:0

[VHDL编程FPGA

说明:视频压缩技术研究及FPGA实现探讨 视频压缩技术研究及FPGA实现探讨-Video compression technology and its FPGA implementation of video compression technology and its FPGA implementation of
<> 在 2025-03-17 上传 | 大小:2.8mb | 下载:0

[VHDL编程adder_32bit

说明:以ISE为平台,用Verilog编写的32位全加器模块,只需在Top模块中调用即可-The ISE as a platform, written with Verilog 32-bit full adder module, simply call the module to Top
<熊思源> 在 2025-03-17 上传 | 大小:2kb | 下载:0

[VHDL编程div_32bits

说明:以ISE为平台,VHDL语言编写的32位补码整数除法器模块,只需在Top模块中调用即可-As a platform to ISE, VHDL language complement 32-bit integer division module, simply call the module to Top
<熊思源> 在 2025-03-17 上传 | 大小:1kb | 下载:0

[VHDL编程traffic-light

说明:设计的交通灯应用在两条主干道的汇合点形成十字交叉路口,为确保车辆安全,迅速地通行,在交叉道口的每个入口设置了红,绿,黄三色信号灯。红灯亮禁止通行,绿灯亮允许通行,黄灯亮则警告行驶中的车辆,并让它们有时间停靠到禁行线之外。-Design used in traffic lights the confluence of two main roads cross the intersection form, in order to ensur
<梁少雁> 在 2025-03-17 上传 | 大小:1.6mb | 下载:0

[VHDL编程Xilinx

说明:verilog codes for designing decoders , adders
<manishmittal> 在 2025-03-17 上传 | 大小:1.27mb | 下载:0

[VHDL编程uart

说明:This iss VHDL source code for uart. I build and test it for SPARTAN-3E1600 and it work properly
<Patrick_Edouard> 在 2025-03-17 上传 | 大小:5.45mb | 下载:0

[VHDL编程Decoder

说明:Decoder full design by vhdl
<medhatassem> 在 2025-03-17 上传 | 大小:174kb | 下载:0
« 1 2 ... .29 .30 .31 .32 .33 2334.35 .36 .37 .38 .39 ... 4311 »

源码中国 www.ymcn.org