[VHDL编程] AHB_Decoder

说明：该源码包包含AHB译码模块及其测试文件。AHB译码器用来将Master发出的地址信号进行译码以选择确定的从设备对传输进行响应。-The source package contains the AHB decoder module and its test file. Master AHB decoder is used to send signals to decode the address to select a determine
<杨宗凯> 在 2025-04-23 上传 | 大小：3kb | 下载：0

[VHDL编程] xsp605_ilinx_mig_ipcore

说明：赛林思开发板sp605的内存管理单元的ip核调试通过-SP605 IP core mig
<樊荣> 在 2025-04-23 上传 | 大小：8.37mb | 下载：0

[VHDL编程] liu_sui_deng

说明：SP605 开发板的跑马灯调试通过工程，已经调试通过，希望有帮助-SP605 pipeline lights hights code
<樊荣> 在 2025-04-23 上传 | 大小：1.61mb | 下载：0

[VHDL编程] clock

说明：用PS2键盘输入数字，七段LED显示时间、时期，以及跑秒，可以设定时间、日期以及闹铃时间，通过蜂鸣器发声-With a PS2 keyboard to enter numbers, seven-segment LED display time, time, and ran second, you can set the time, date and alarm time, buzzer sound by
<lee> 在 2025-04-23 上传 | 大小：22.41mb | 下载：0

[VHDL编程] crc-ccitt

说明：CRC校验ccitt的串行功能实现，实现16位CRC校验，校验方式是CCI-function of realize crc ccitt 16BIT
<xiang> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] four_bit-full-adder

说明： 四位的全加器，包含8421码与2421码的相互转换，2421码的加法修正-Four of the full adder, including 8421 yards and 2421 yards of the conversion, the addition of amendments to 2421 yards
<孙晟轩> 在 2025-04-23 上传 | 大小：75kb | 下载：0

[VHDL编程] four_bit-data-selector

说明：四位的数据选择器，可在maxplus2上运行并仿真-Four of the data selection, which can be run on the maxplus2 and Simulation
<孙晟轩> 在 2025-04-23 上传 | 大小：53kb | 下载：0

[VHDL编程] cnt_24_led

说明：cnt_24_led code in verilog
<alisonlv> 在 2025-04-23 上传 | 大小：3kb | 下载：0

[VHDL编程] avs_aes_latest[1].tar

说明：数字加解密模块的设计-Digital encryption and decryption module design
<wt> 在 2025-04-23 上传 | 大小：408kb | 下载：0

[VHDL编程] 7110

说明：7110 grafig LCD using
<Thenorthstar> 在 2025-04-23 上传 | 大小：57kb | 下载：0

[VHDL编程] cnt60

说明：de2开发板上的一个小程序 模60的计数器/分频器-de2 board developed a small program module 60 of the counter/divider
<李驰> 在 2025-04-23 上传 | 大小：257kb | 下载：0

[VHDL编程] VHDL-100

说明：vhdl100例 ，vhdl 语言实例，包括各种逻辑门的构造。-vhdl100 case
<bin> 在 2025-04-23 上传 | 大小：323kb | 下载：0