资源列表

« 1 2 ... .83 .84 .85 .86 .87 188.89 .90 .91 .92 .93 ... 4311 »

[VHDL编程MIL-STD-1553B代码

说明:FPGA实现1553B编解码器功能 Verilog语言(FPGA implementation of 1553B codec function, Verilog language)
<易小木 > 在 2024-11-16 上传 | 大小:141kb | 下载:0

[VHDL编程ps2

说明:PS2键盘程序,可以直接使用,需要的可以下载,包含源文件,直接就能使用。(PS2 keyboard program, you can directly use, you can download, including the source file, you can use directly)
<偶买尬 > 在 2024-11-16 上传 | 大小:858kb | 下载:0

[VHDL编程ni677

说明:Including principal component analysis, factor analysis, Bayesian analysis, Pisarenko harmonic decomposition algorithm, PV modules contain, MPPT module, BOOST module, inverter module.
<tanniefen > 在 2024-11-16 上传 | 大小:14kb | 下载:0

[VHDL编程xjrsb

说明:Based on matlab GUI interface design, Complete class-based image processing, contains all of the source code, auto image, Related impulse response analysis algorithm and inspection.
<jienenfui > 在 2024-11-16 上传 | 大小:12kb | 下载:0

[VHDL编程ndbwu

说明:Including scr ipt files and function files in the form, Clustering analysis based on Euclidean distance, Waveform data analysis.
<jienenfui > 在 2024-11-16 上传 | 大小:12kb | 下载:0

[VHDL编程I2C

说明:i2c master,支持多种波特率,支持arbitration。(I2C master, support a variety of baud rates, support arbitration.)
<shuli198349 > 在 2024-11-16 上传 | 大小:7kb | 下载:0

[VHDL编程lcd

说明:lcd控制器,包含initial和control模块,上电后自动画出initial ram里面的图像。(LCD controller, including the initial and control modules, power automatically painted initial ram inside the image.)
<shuli198349 > 在 2024-11-16 上传 | 大小:8kb | 下载:0

[VHDL编程jeday

说明:This is the second energy entropy matlab code, Signal Processing ESPRIT method, GSM is GMSK modulation signal generation.
<tougaofao > 在 2024-11-16 上传 | 大小:11kb | 下载:0

[VHDL编程yui_dy42

说明:Linear array using cut than learning laid upon the right control of the main sidelobe ratio, Analysis of the signal time domain, frequency domain, cepstrum, cyclic spectrum, etc. Using high-order cumulants of MPSK signal
<taomunlennen > 在 2024-11-16 上传 | 大小:11kb | 下载:0

[VHDL编程I2Csalve.v

说明:Modified I2C salve design 1. Asynchronous design: ASIC or FPGA design option 2. 8 bits CSR RW interface: 0~15, address and control 3. PAD not included 4. Altera CPLD verified
<ph5077 > 在 2024-11-16 上传 | 大小:2kb | 下载:0

[VHDL编程超声波电源程序基础

说明:msp430单片机计算频率控制字 然后将控制字传递给dds芯片合成高频电信号(The MSP430 microcontroller calculates the frequency control word, and then passes the control word to the DDS chip to synthesize the high frequency electrical signal)
<黄正辉 > 在 2024-11-16 上传 | 大小:2kb | 下载:0

[VHDL编程标准SDR SDRAM控制器参考设计,Lattice提供

说明:说明: SDR SDRAM 控制器 来自lattice 已经分析代码可用!大家可以参考修改,形成自己的实例(Descr iption: SDR SDRAM controller from lattice has been analyzed code available, we can refer to modify, to form their own examples)
<modelsim > 在 2024-11-16 上传 | 大小:17kb | 下载:0
« 1 2 ... .83 .84 .85 .86 .87 188.89 .90 .91 .92 .93 ... 4311 »

源码中国 www.ymcn.org