资源列表
[VHDL编程] ReceiveCypress3
说明:无线模块PTR6100的verilog数据接收控制代码-code of wireless module of PTR6100 based on verilog<谭双平> 在 2025-04-22 上传 | 大小:1kb | 下载:0
[VHDL编程] myboothmul
说明:三种16位整数运算器的ALU设计方法,调用库函数74181(4位ALU),组成串行16位运算器。(用74181的正逻辑) B.调用库函数74181和74182,组成提前进位16位运算器。(用74181的正逻辑) 注意:调74181库设计,加进位是“0”有效,减借位是“1”有效,所以最高位进位或借位标志寄存器要统一调整到高有效 C.用always @,case方式描述16位运算器-Three 16-bit integer arithmet<王川> 在 2025-04-22 上传 | 大小:173kb | 下载:1
[VHDL编程] altera_inspector.log
说明:vhdl代码 使用quartus编译 cpu中 alu的设计 可作为课程设计的参考 此为16的运算器-VHDL -code using Quartus compiler cpu in alu design of curriculum design can be used as a reference for this for 16 computing device<王川> 在 2025-04-22 上传 | 大小:2.62mb | 下载:0
[VHDL编程] I2C_master
说明:利用仿顺序的思想设计I2C-Master功能模块,便于理解,利用该模块在上电时对CMOS芯片GC0307的寄存器初始化。-Imitation of the design ideas in order to use I2C-Master modules, easy to understand, the use of the power module CMOS chips GC0307 when the register initial<woxx> 在 2025-04-22 上传 | 大小:3kb | 下载:0
[VHDL编程] seg
说明:六位十六位进制数可逆循环计数器、七段译码器设计,完全有VHDL语言设计,生成SYM文件后,设计top.gdf文件,赋好管脚下载到altera芯片上执行。-Sixteen decimal six reversible cycle counter, seven-segment decoder design, fully VHDL language design, build SYM files, design top.gdf file, a<Michael Zhou> 在 2025-04-22 上传 | 大小:385kb | 下载:0
[VHDL编程] PWM-RGB-IIC-
说明:一键控制三色LED颜色变换,带掉电存储功能 当关机时自动存储关机状态,当下次开机时自动从关时机执行程序 -PWM control keys change color three-color LED with a power failure, power failure memory automatically when the state, the boot time from power-down execution when<肖敏> 在 2025-04-22 上传 | 大小:2kb | 下载:0