[VHDL编程] verilog_Digital-tube-scanning

说明：仿顺序思想编写的数码管扫描，分为顶层模块、数据产生模块、数据传输模块、数码管扫描模块，直白易懂。-Written imitation of the order of thinking digital scanning, divided into top-level module, the data generation module, the data transfer mode Block, digital scanning mo
<woxx> 在 2025-04-22 上传 | 大小：2kb | 下载：0

[VHDL编程] AudioFilter8khzCodec

说明：important Audio Filter 8khz Coding
<saravanan k p> 在 2025-04-22 上传 | 大小：2.25mb | 下载：0

[VHDL编程] VHDL

说明：设计五位逐级进位和超前进位加法器 练习使用EDA工具设计逻辑电路的方法-5bit adder
<张大人> 在 2025-04-22 上传 | 大小：133kb | 下载：0

[VHDL编程] easy_vhdl

说明：一些常用的VHDL代码，包括逻辑门，寄存器，译码器，数据选择器，触发器- Some common VHDL code, including logic gates, register, decoder, data selector, trigger, etc.
<张大人> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] SSALU

说明：VHDL设计8位算术逻辑单元（alu），实现清零、逻辑乘、逻辑加、逻辑异或、算术加、逻辑左移一位、逻辑右移一位等功能-VHDL design eight the arithmetic/logic unit (alu), realize the reset, logic, logic and, by different or, arithmetic and logic, logical moves left a, logic move t
<kzelf> 在 2025-04-22 上传 | 大小：1.42mb | 下载：0

[VHDL编程] C

说明：C语言基本代码，计算点乘相加的和，打印星号图形，还有税收计算，代码比较精简，符合初学者的水平-C language code base, calculated by adding together and, more streamlined code, in line with the beginner level
<张大人> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] FIFO-verilog

说明：本实验完成的是8位异步FIFO的设计，其中写时钟100MHz,读时钟为5MHz，其中RAM的深度为256。当写时钟脉冲上升沿到来时，判断写信号是有效，则写一个八位数据到RAM中；当读时钟脉冲上升沿到来时，判断读信号是有效，则从RAM中把一个八位数据读出来。当RAM中数据写满时产生一个满标志，不能再往RAM再写数据；当RAM中数据读空时产生一个空标志，不能再从RAM读出数据。-In this study, completed the 8-
<肖波> 在 2025-04-22 上传 | 大小：326kb | 下载：0

[VHDL编程] costas

说明：载波同步，costas环，基于Verilog的载波同步环-Carrier synchronization, costas ring, based on Verilog carrier synchronization ring
<洪依> 在 2025-04-22 上传 | 大小：5kb | 下载：0

[VHDL编程] da_filter

说明：DA，分布式算法的FILTER滤波器的设计，verilog设计与实现-DA, distributed algorithm of FILTER FILTER design, verilog design and implementation
<洪依> 在 2025-04-22 上传 | 大小：2kb | 下载：0

[VHDL编程] filer_pipeline

说明：基于流水线的滤波器的设计与实现，verilog代码，xilinx，ISE，-Based on the assembly line of the design and realization of the filter, verilog code, xilinx, ISE,
<洪依> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] filter_lowpass

说明：基于Verilog的低通滤波器的设计与实现-Based on the Verilog low-pass filter of design and implementation
<洪依> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] viterbi

说明：维特比译码，卷积编码，verilog编写，2,1,2编码-Victor than decoding, convolution code, verilog write, 2,1,2 coding
<洪依> 在 2025-04-22 上传 | 大小：2kb | 下载：0