[VHDL编程] Sinusoidal

说明：sine generator in rom with 512 points.
<tolima> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[VHDL编程] Frecdiv

说明：Frecuency divisor with 3 bits of variable.
<tolima> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[VHDL编程] tren_de_pulsos

说明：Generator of pulse train to 50MHz.
<tolima> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[VHDL编程] subtractor5

说明：5进制减法器 输入时钟信号 和reset信号 输出信号为二进制数-5 hex subtractor
<naive> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[VHDL编程] happy5

说明：数码管小游戏，让SSD的各个段连续地按照顺时针方向转动，两段重叠片刻-game for ssd: ssd lit up in clockwise
<汤日方> 在 2025-03-19 上传 | 大小：249kb | 下载：0

[VHDL编程] REC_C8

说明：Altera 的NIOSII一个应用，实现NAND Flash的实时数据记录。-NIOSii CPU
<xiaoqp> 在 2025-03-19 上传 | 大小：24.93mb | 下载：0

[VHDL编程] div_fp

说明：输入任意频率，可实现实现1-15任意占空比为50 的分频,-Enter any frequency can be realized to achieve the 1-15 arbitrary duty cycle 50 of the sub-frequency
<taocheng> 在 2025-03-19 上传 | 大小：352kb | 下载：0

[VHDL编程] clock

说明：verilog 电子钟！！！ 用于初学者学习-Electronic clock design Electronic clock design Electronic clock design
<叶淼胤> 在 2025-03-19 上传 | 大小：3kb | 下载：0

[VHDL编程] cpu-and-ram

说明：这是一个用VHDL语言写的简单带存储器的CPU设计，不涉及流水线设计，只是简单的利用QUARTUES II里的ram-This is a simple memory write VHDL CPU design, does not involve the assembly line design, simply use the ram in QUARTUES II
<郭雅娟> 在 2025-03-19 上传 | 大小：1.2mb | 下载：0

[VHDL编程] the-strong-cpu-design

说明：增强型CPU设计，带有PC指针与存储器，用VHDL语言写的，不含流水线设计，实现二进制灯循环亮-Enhanced CPU design, with the PC pointer memory write VHDL language, non-pipelined design to achieve binary bright light cycle
<郭雅娟> 在 2025-03-19 上传 | 大小：1.54mb | 下载：0

[VHDL编程] traffic-light-design-report

说明：交通灯实验报告，内含代码以及详细介绍，容易实现以及理解-The traffic lights experiment report, contains the code and detailed introduction
<chenhenhao> 在 2025-03-19 上传 | 大小：19kb | 下载：0

[VHDL编程] 1M

说明：一分频的VHDL程序，内容介绍非常详细，希望能给大家带来方便，很实用的-Divide the VHDL program, introduced in great detail, and the hope that they can bring convenience to very practical
<王龙飞> 在 2025-03-19 上传 | 大小：1kb | 下载：0