[VHDL编程] MAX_II_RevC_brd

说明：Altera CPLD开发板原理图和PCB -Altera CPLD
<19820521> 在 2025-03-14 上传 | 大小：1.53mb | 下载：0

[VHDL编程] four_five

说明：FPGA的VERILOG的小数分频，可以对任意小数分频，准确-FPGA is good for your study of your verilog langer
<hushi> 在 2025-03-14 上传 | 大小：228kb | 下载：0

[VHDL编程] prjadd

说明：vhdl计数器，在quartus81下调试通过-vhdl counter code. the code is passed with quartus81
<林琳> 在 2025-03-14 上传 | 大小：829kb | 下载：0

[VHDL编程] New-Microsoft-Word-Document

说明：general code for counter
<lucifer> 在 2025-03-14 上传 | 大小：19kb | 下载：0

[VHDL编程] Copy-of-New-Microsoft-Word-Document

说明：pn-random code generator
<lucifer> 在 2025-03-14 上传 | 大小：19kb | 下载：0

[VHDL编程] Copy-(2)-of-New-Microsoft-Word-Document

说明：pn random code gerator fast
<lucifer> 在 2025-03-14 上传 | 大小：19kb | 下载：0

[VHDL编程] vhdllcd

说明：vhdllcd清零模块,实现LCD清屏归零相关功能-vhdl lcd
<姚璐> 在 2025-03-14 上传 | 大小：3kb | 下载：0

[VHDL编程] shizhong

说明：vhdl电子时钟（24小时制，时、分、秒）描述-VHDL electronic clock (24 hours to make, points seconds) descr iption
<李晓宇> 在 2025-03-14 上传 | 大小：1kb | 下载：0

[VHDL编程] afifo

说明：verilog HDL fifo , verilog HDL fifo , -verilog HDL fifo ,verilog HDL fifo ,verilog HDL fifo ,verilog HDL fifo ,
<shaohejiang> 在 2025-03-14 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDLfenpin

说明：VHDL整数、小数、分数、偶数、奇数、非50 分频器设计-VHDL integer decimal points even odd number not 50 prescaler design
<李晓宇> 在 2025-03-14 上传 | 大小：336kb | 下载：0

[VHDL编程] pid_controler

说明：pid controller to give your experieces that builds your controller in your system
<ad> 在 2025-03-14 上传 | 大小：4kb | 下载：0

[VHDL编程] Diminishing-points-frequency

说明：外接50M晶振，可分频为20、10、5、1KHz的占空比为50 的递减分频-External 50 M crystals, can divide frequency for 20, 10, 5, 1 KHz accounted for more than 50 of the empty diminishing points frequency
<李晓宇> 在 2025-03-14 上传 | 大小：1kb | 下载：0