资源列表

« 1 2 ... .20 .21 .22 .23 .24 1625.26 .27 .28 .29 .30 ... 4311 »

[VHDL编程68013A_BULK_TRANS

说明:CY68013A异步BULK传输范例,严格按照时序描述来进行读写,对fifo实现读写,功能完善。-CY68013A asynchronous BULK transmission model, in strict accordance with the temporal descr iption to read and write, read and write to the FIFO implementation, perfect fu
<fairy> 在 2025-03-14 上传 | 大小:216kb | 下载:0

[VHDL编程counter

说明:译码器是组合逻辑电路的一个重要的器件,其可以分为:变量译码和显示译码两类。 变量译码一般是一种较少输入变为较多输出的器件,一般分为2n译码和8421BCD码译码两类。 显示译码主要解决二进制数显示成对应的十、或十六进制数的转换功能,一般其可分为驱动LED和驱动LCD两类。 -a decoder a decipherer
<刘轨痕> 在 2025-03-14 上传 | 大小:44kb | 下载:0

[VHDL编程FPGA

说明:一种数字频率合成器的FPGA实现技术.pdf-A digital frequency synthesizer FPGA implementation technology
<陆鹏> 在 2025-03-14 上传 | 大小:308kb | 下载:0

[VHDL编程4-5

说明:四舍五入判别电路,其输入为8421BCD码,要求当输大于或等于5时,判别电路输出为1,反之为0。-Four to five homes in judging circuit, the input to the 8421BCD code, when the distance is greater than or equal to 5, judging circuit outputs of 1, instead of 0.
<华佗> 在 2025-03-14 上传 | 大小:30kb | 下载:0

[VHDL编程verilog

说明:矩阵键盘未消抖 用verilog语言编写,文件简介明了。容易看都和修改。-Matrix not away with verilog keyboard shake language, file introduction and clear. Easy to see all and modification.
<高炼> 在 2025-03-14 上传 | 大小:3kb | 下载:0

[VHDL编程FPGA-digital-clock-design

说明:这是基于FPGA的多功能数字时钟设计。是一篇论文,看看吧。-This is the design of FPGA-based multi-function digital clock. A paper, look at it.
<俞佳慧> 在 2025-03-14 上传 | 大小:485kb | 下载:0

[VHDL编程2

说明:VHDL百位计数器,实现计数功能,适合初学者学习-VHDL one hundred-bit counter counting function, suitable for beginners to learn
<li> 在 2025-03-14 上传 | 大小:277kb | 下载:0

[VHDL编程testbench(xilinx)

说明:Testbench 不仅要产生激励也就是输入,还要验证响应也就是输出。当然也可以只产生 激励,然后通过波形窗口通过人工的方法去验证波形,这种方法只能适用于小规模的设计-The Testbench not only to generate incentives to input, verify that the response is output. Of course, can only produce Incentive, a
<宏红> 在 2025-03-14 上传 | 大小:88kb | 下载:0

[VHDL编程4-_add

说明:4 级流水方式的8 位全加器 vhdl 语音那描述-The level 4 water way QuanJia 8 bits for speech that described VHDL
<郭少华> 在 2025-03-14 上传 | 大小:248kb | 下载:0

[VHDL编程4-a-string-and-converter

说明:4 位串并转换器 vhdl语言 描述-4 a string and converter VHDL language describe
<郭少华> 在 2025-03-14 上传 | 大小:179kb | 下载:0

[VHDL编程4-x-4-on-time-multiplier--table

说明:4×4 查找表乘法器 vhdl 语言描述-4 x 4 on time-multiplier look-up table VHDL language describe
<郭少华> 在 2025-03-14 上传 | 大小:247kb | 下载:0

[VHDL编程7-4-linear-space-time-block-codes-

说明:7-4线性分组码编码器 vhdl描述-7-4 linear space-time block codes encoder vhdl derect
<郭少华> 在 2025-03-14 上传 | 大小:181kb | 下载:0
« 1 2 ... .20 .21 .22 .23 .24 1625.26 .27 .28 .29 .30 ... 4311 »

源码中国 www.ymcn.org