[VHDL编程] test_cpu

说明：自己编的小型CPU，可执行简单的代码，作为对开发CPU的尝试。里面包含ROM和CPU。CPU通过状态机执行指令。在Modelsim中仿真通过。-Small VHDL CPU,as a example for developing CPU. It is simulated by Modelsim.
<123> 在 2025-03-13 上传 | 大小：243kb | 下载：0

[VHDL编程] DDS_FPGA

说明：fpga实现DDS信号发生器的源代码 用于实现信号的控制-fpga DDS signal generator source code
<于伟龙> 在 2025-03-13 上传 | 大小：1kb | 下载：0

[VHDL编程] Seg7decode

说明：verilog HDL的7段数码管译码代码，可以使用-7 segment LED decoder with verilog HDL
<杨鹏> 在 2025-03-13 上传 | 大小：1kb | 下载：0

[VHDL编程] 1111

说明：verilog编写的计数显示模块，应用了文件关联，可以自由调用-Verilog write count display module, the application of the file associations, free calls
<koma> 在 2025-03-13 上传 | 大小：881kb | 下载：0

[VHDL编程] VHDL-example_counter

说明：M=11的计数器；计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能-M = 11 counter The count is one of the most simple basic computing, counter to realize the operation is logic circuit
<殷蕾> 在 2025-03-13 上传 | 大小：1kb | 下载：0

[VHDL编程] new_jilei15

说明：脉冲累加器完成对15脉冲累加。用于雷达测距-inpuse add
<ye> 在 2025-03-13 上传 | 大小：2kb | 下载：0

[VHDL编程] test_lms

说明：designing of test lms equaliser using vhdl
<sriramgopal> 在 2025-03-13 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDL

说明：该资源详细描述了VHDL的编程原理和基本应用，适合于VHDL初学者-The resources detailed descr iption of the VHDL programming principles and basic applications, suitable for beginners in VHDL
<吕继考> 在 2025-03-13 上传 | 大小：1.11mb | 下载：0

[VHDL编程] lab3

说明：Optimized multiplication by a constant
<www> 在 2025-03-13 上传 | 大小：19kb | 下载：0

[VHDL编程] APB_Ext

说明：this for the ARM 9 Extern module UltraSonic sensor, tilt sensor and Hall sensor-this is for the ARM 9 Extern module UltraSonic sensor, tilt sensor and Hall sensor
<hwee> 在 2025-03-13 上传 | 大小：9.43mb | 下载：0

[VHDL编程] VGA

说明：FPGA的两个小测试程序 软件ISE 硬件赛灵思FPGA spartan-3E 1200k -Two small test program in the FPGA Software, the ISE hardware Xilinx FPGA spartan-3E 1200k
<wen> 在 2025-03-13 上传 | 大小：309kb | 下载：0

[VHDL编程] dd

说明：本系统由FPGA构建，使用Nexys2（120万门）开发板。在VGA接口显示器上绘制图形，分辨率1024x768，绘图部分基于硬件，有画点、画线、画矩形、字符功能。使用32位处理器产生使用应绘制的内容，使用PSRAM作为显示存储器。可以以很高的刷新率绘制各种图形，具有很高的应用价值。-The system built by the FPGA of Nexys2 (120 million gates) development board.
<wen> 在 2025-03-13 上传 | 大小：57kb | 下载：0