[VHDL编程] PROGRAM-SIMULASI-PENGONTROLAN-LAMPU-LALU-LINTAS.z

说明：This a SIMULATION PROGRAM TRAFFIC CONTROL LIGHTS using visual basic-This is a SIMULATION PROGRAM TRAFFIC CONTROL LIGHTS using visual basic
<herman> 在 2025-03-13 上传 | 大小：40kb | 下载：0

[VHDL编程] dds1

说明：SPARTAN-3E DDS matlab生成的coe文件-SPARTAN-3E DDS coe by matlab
<朱飞亚> 在 2025-03-13 上传 | 大小：1.99mb | 下载：0

[VHDL编程] async_reset_dff

说明：异步复位的D触发器 vhdl fpga xilinx spartan-3e-D flip flop async-reset vhdl fpga xilinx spartan-3e
<朱飞亚> 在 2025-03-13 上传 | 大小：893kb | 下载：0

[VHDL编程] counter2

说明：spartan-3e fpga vhdl 实现的计数器 记满后点亮小灯-spartan-3e fpga vhdl counter to light led
<朱飞亚> 在 2025-03-13 上传 | 大小：274kb | 下载：0

[VHDL编程] miaobiao

说明：本设计是一个基于CPLD的秒表，可以计时1小时，精确到1s。-This design is a based on CPLD stopwatch, may time 1 hour, precisely to 1 s.
<贺小平> 在 2025-03-13 上传 | 大小：232kb | 下载：0

[VHDL编程] basic_dff

说明：spartan-3e vhdl fpga 输入用滑动按钮代替 输出用led代替-spartan-3e VHDL fpga input with sliding button instead of the output with led instead
<朱飞亚> 在 2025-03-13 上传 | 大小：236kb | 下载：0

[VHDL编程] dds3

说明：有复位的DDS 实现平台为spartan-3e vhdl fpga,输出到led,coe文件由matlab产生-Reset the DDS platform spartan 3e VHDL fpga, output to led coe file from matlab
<朱飞亚> 在 2025-03-13 上传 | 大小：1.96mb | 下载：0

[VHDL编程] lfm_ambi

说明：线性调频信号chirp lfm信号的模糊函数 matlab编写 -Linear frequency modulated signal ambiguity function of the signal of the chirp lfm Matlab prepared
<朱飞亚> 在 2025-03-13 上传 | 大小：1kb | 下载：0

[VHDL编程] decoder

说明：基本门电路和译码器试验，含quartus8.0工程，源码，仿真和详细操作步骤，适合初学者上手。-Basic gate circuit and decoder tests, including quartus8.0 engineering, source code, simulation and detailed steps for beginners to get started.
<lifan> 在 2025-03-13 上传 | 大小：794kb | 下载：0

[VHDL编程] DCM

说明：fpga DCM使用教程 好几个文档 帮助您一次学会使用DCM-fpga the DCM using the tutorial a few documents to help you first learn to use the DCM
<朱飞亚> 在 2025-03-13 上传 | 大小：2.1mb | 下载：0

[VHDL编程] uart_receive_send_verilog

说明：自己写的串口quartus8.0工程，串口收发virilog程序，在EP1C3T144C8芯片验证运行成功，时钟频率50Mhz，波特率115200.-Own write serial quartus8.0-engineering serial transceiver virilog program runs successfully verified, in EP1C3T144C8 chip clock frequency of 50M
<lifan> 在 2025-03-13 上传 | 大小：491kb | 下载：0

[VHDL编程] 8b10b

说明：8b/10b编解码模块，VHDL语言设计，经过编译，里面有测试平台以及文档。不可错过哦！-The 8b/10b encoding and decoding modules, VHDL language design, compilation, there are test platforms, and documentation. Not miss it!
<西门吹雪> 在 2025-03-13 上传 | 大小：68kb | 下载：0