[VHDL编程] verilog_sine-wave-generator

说明：verilog语言书写的基于DDS相频累加器的正弦波发生器-verilog language of the sine wave generator
<任健铭> 在 2025-03-12 上传 | 大小：13kb | 下载：0

[VHDL编程] songer

说明：用verilog VHDL书写的可以播放一段梁祝音乐的音乐器-Verilog the VHDL written music can play a Butterfly music device
<任健铭> 在 2025-03-12 上传 | 大小：137kb | 下载：0

[VHDL编程] 8051_test

说明：用于在FPGA运行8051CPU的代码，很经典-run 8051 cpu on FPGA
<竹影月光> 在 2025-03-12 上传 | 大小：12.46mb | 下载：0

[VHDL编程] CMPUT_EXPMT1-8

说明：《计算机组成原理》中的代码和工程，FPGA-FPGA Code
<竹影月光> 在 2025-03-12 上传 | 大小：2.24mb | 下载：0

[VHDL编程] sRAM

说明：FPGA与Sram通信并液晶显示，程序为verilog语言-FPGA and Sram communication and LCD, the program for the verilog language
<刘挺> 在 2025-03-12 上传 | 大小：1kb | 下载：0

[VHDL编程] Alarm-Clock

说明：VHDL开发环境下，编写的可以异步置数闹钟，需下载到特定硬件后，方可实现功能。-VHDL development environment, written asynchronously set the number of alarm clock, need to download to a specific hardware only after the realization of the function.
<孙佳婷> 在 2025-03-12 上传 | 大小：743kb | 下载：0

[VHDL编程] Sequence-detector

说明：VHDL环境下编写的序列检测器，当检测到设定序列时，硬件的提示灯会亮，也会发出警示音。-Sequence detector written in VHDL environment, when detected, set the sequence, the light will also alert tone hardware tips.
<孙佳婷> 在 2025-03-12 上传 | 大小：113kb | 下载：0

[VHDL编程] Uart

说明：UART source code in verilog
<Sweetu> 在 2025-03-12 上传 | 大小：1kb | 下载：0

[VHDL编程] parity_check

说明：Parity checing program in verilog
<Sweetu> 在 2025-03-12 上传 | 大小：1kb | 下载：0

[VHDL编程] Sound

说明：PS2 Keyboard interface
<vitorgus> 在 2025-03-12 上传 | 大小：2.96mb | 下载：0

[VHDL编程] sumUnit

说明：包含一个将二进制加法结果转换为3位BCD码的结构。以方便用七段译码器显示结果。-Convert result of binary adding to 3-digits BCD code, and thus make it easy to display the result with 7 segments decoders.
<文玖泽> 在 2025-03-12 上传 | 大小：1kb | 下载：0

[VHDL编程] IEEE802_16e

说明：IEEE802_16编码器 verilog代码-intervel ieee802.1
<yjl> 在 2025-03-12 上传 | 大小：44kb | 下载：0