[VHDL编程] test_access_rot_edit2

说明：This file is VHDL code. sram access code. device name is Atera cyclone2. in quartus8.1 webedition.
<kimjuhyun> 在 2025-03-04 上传 | 大小：505kb | 下载：0

[VHDL编程] Altera_VHDL

说明：this is vhdl code. and, or, buffer gate code device is altera cyclone2.
<kimjuhyun> 在 2025-03-04 上传 | 大小：973kb | 下载：0

[VHDL编程] Fre_Div

说明：this is vhdl code. using Frequeny division. out device is LED. device is atera cyclone2.
<kimjuhyun> 在 2025-03-04 上传 | 大小：315kb | 下载：0

[VHDL编程] rs232

说明：this is vhdl code. purpose of rs-232 connected with altera cyclone2.
<kimjuhyun> 在 2025-03-04 上传 | 大小：92kb | 下载：0

[VHDL编程] DOT

说明：this vhdl code. using quartus 8.1 web edition. for using dot matrix. device name is altera cyclone2-this is vhdl code. using quartus 8.1 web edition. for using dot matrix. device name is altera cyclone2
<kimjuhyun> 在 2025-03-04 上传 | 大小：104kb | 下载：0

[VHDL编程] adder

说明：用vhdl语言，在 QuartusII下，用图形输入方式，实现一个4位二进制全加器，经设备验证无错误，且运行良好-In QuartusII vhdl language, graphical input, a 4-bit binary full adder verified by the equipment error-free and running well
<李晶盈> 在 2025-03-04 上传 | 大小：718kb | 下载：0

[VHDL编程] FPGA

说明：培训班的讲义，和大家分享一下，希望能够起到它应该起到的作用！-Training course handouts, and to share with you, I hope to be able to play the role it should play!
<董兴峰> 在 2025-03-04 上传 | 大小：8.31mb | 下载：0

[VHDL编程] FIFOUART

说明：fpga实现的基于FIFO的异步串行通信代码，描述语言为Verilog-fpga-based FIFO asynchronous serial communication code descr iption language Verilog
<jiangliang> 在 2025-03-04 上传 | 大小：2kb | 下载：0

[VHDL编程] dianzhenhanzi

说明：用vhdl语言，在 QuartusII下，点阵生成小程序，用于在16*16点阵下显示名字等，经设备验证无错误，且运行良好-Vhdl language, in QuartusII lattice generate a small program used in the under 16* 16 dot matrix display name, device validation error-free, and well-run
<李晶盈> 在 2025-03-04 上传 | 大小：1.09mb | 下载：0

[VHDL编程] S1_38YIMA

说明：掌握 verilog 语言的设计输入，编译，仿真和调试过程；实验主要实现一个 3/8 译码器。-Master verilog language design entry, compilation, simulation and debugging process experiment to achieve a 3/8 decoder.
<luoyong> 在 2025-03-04 上传 | 大小：131kb | 下载：0

[VHDL编程] S2_counter

说明：本实验主要是利用开发板上面的数码管实现一个十进制计数器的功能，计数范围 0000-9999，可实现循环计数。-In this study, digital development board above the pipe to achieve a decimal counter, counting range 0000-9999 cycle count.
<luoyong> 在 2025-03-04 上传 | 大小：266kb | 下载：0

[VHDL编程] s4_music

说明：与利用微处理器（CPU 或者MCU）来实现音乐演奏相比较，用纯硬件完成音乐演 奏电路的逻辑要相对复杂很多，如果不借助于强大的EDA 工具和硬件描述语言，纯粹 使用传统的数字逻辑技术，即使是最简单的演奏电路也很难实现-Music and the microprocessor (CPU or MCU) compared with pure hardware logic of the music circuit is relative
<luoyong> 在 2025-03-04 上传 | 大小：267kb | 下载：0