[VHDL编程] sin

说明：利用fpga实现低频率（100khz以下）的正弦信号发生，另外可以改频率。非常方便-The use of the fpga achieve low frequency (100khz below) sinusoidal signal, the other can change the frequency. Very convenient
<阮志强> 在 2025-03-02 上传 | 大小：3.42mb | 下载：0

[VHDL编程] dotmatrix_8x16-VHDL

说明：Drive a 8x16 Dotmatrix LED Display By CPLD or FPGA
<rahmani> 在 2025-03-02 上传 | 大小：1kb | 下载：0

[VHDL编程] sdr-sdram-controller-source-code

说明：altera 公司sdr sdram 控制器源码，是VHDL的，大家选择下载-The altera sdr sdram controller source, the VHDL, we choose to download
<梦殇> 在 2025-03-02 上传 | 大小：16kb | 下载：0

[VHDL编程] VGA_CCD531

说明：本文围绕一个包含Nios II软核处理器的可编程片上系统展开数码相机的样机设计。论文首先对样机所要达到的整体功能进行了规划，接下来并行开展了软硬件设计。在硬件方面，充分利用了所使用平台提供的SD卡插槽、键盘、数码管、SRAM等各种硬件资源，并用Verilog HDL硬件描述语言设计了样机系统所需要的VGA接口控制器、CMOS图像传感器接口控制器以及VGA显示存储器；在软件方面，本文基于Nios II软核处理器用C语言实现了SD卡的驱动、
<> 在 2025-03-02 上传 | 大小：14.38mb | 下载：0

[VHDL编程] hill

说明：本文介绍基于NiosII系统的家庭健康专家的设计。该设备定位于医疗保健领域内的家用电子产品，为家庭各个成员提供健康测量、健康教育、科学锻炼与数据综合等功能。设备采用了uC/OSII实时操作系统，可灵活的自定义外设，实现了大容量的数据存储，友好的用户界面和可靠的系统控制。-This article describes the design based on NiosII system of family health experts. T
<> 在 2025-03-02 上传 | 大小：1.87mb | 下载：0

[VHDL编程] 011-clk_div_pro

说明：verilog写的一个分频器，利用控制字累加方式，经测试可用-verilog to write a crossover, the control word can be used incrementally, tested
<Lawrence> 在 2025-03-02 上传 | 大小：2.23mb | 下载：0

[VHDL编程] 012-fre_tst

说明：verilog写的频率计，利用在一周期内计数方式，测试可用，500KHZ以上误差大-verilog to write the frequency meter, the test can be used
<Lawrence> 在 2025-03-02 上传 | 大小：6.75mb | 下载：0

[VHDL编程] clock_counter

说明：数字时钟，可以调时，整点可以鸣叫，功能齐全，代码简洁。-Digital clock, you can tune the whole point of call and full-featured, simple code.
<fireflying1> 在 2025-03-02 上传 | 大小：781kb | 下载：0

[VHDL编程] lcd1

说明：vhdl写的fpga控制12864液晶程序，经测试可用-vhdl write the fpga control 12864 procedures, the test can be used
<Lawrence> 在 2025-03-02 上传 | 大小：228kb | 下载：0

[VHDL编程] 024-DAC902

说明：verilog控制dac902的程序，先从fifo读取数据-the verilog control the dac902 procedures start fifo read data
<Lawrence> 在 2025-03-02 上传 | 大小：103kb | 下载：1

[VHDL编程] 022-FIFO_PRO

说明：verilog写的控制quartus自带fifo ip核的程序-verilog to write the control quartus own fifo ip nuclear program
<Lawrence> 在 2025-03-02 上传 | 大小：970kb | 下载：0

[VHDL编程] EtherCAT_IPCore_Altera

说明：EtherCAT 从站控制器芯片ET1800及其IP_core应用-EtherCAT Slave Controller IP Core for Altera FPGAs
<wanwei> 在 2025-03-02 上传 | 大小：3.78mb | 下载：2