[VHDL编程] am1808_zce_ibis_model_

说明：基于AM1808系统开发电路系统产品,电路仿真模型文件-based on am1808 circle design and simulation
<chenshisheng> 在 2025-03-01 上传 | 大小：141kb | 下载：0

[VHDL编程] ImplementationofaMulti_channelParallelDataAcquisit

说明：基于CPLD的并行多路数据采集控制器,包括源代码、测试文件、说明文档。河北大学学报(自然科学版) 2005年 04期 文章“基于CPLD的并行多路数据采集控制器”相应的源代码，作者公开 -Implementation of a Multi_channel Parallel Data Acquisition Controller with CPLD，include source code、testbench and docume
<> 在 2025-03-01 上传 | 大小：312kb | 下载：0

[VHDL编程] usb

说明：USB的verilog IP模块，经过DesignCompiler综合验证-USB-verilog IP module, comprehensive verification through DesignCompiler
<sj> 在 2025-03-01 上传 | 大小：56kb | 下载：0

[VHDL编程] TrafficLightControler

说明：采用状态机方法设计的交通灯控制器，添加了紧急状态，并且具有时间倒计时显示功能，VHDL源代码-a traffic light controller designed by State machine , a state of emergency is added, and a time countdown display, VHDL source code
<> 在 2025-03-01 上传 | 大小：1kb | 下载：0

[VHDL编程] FSKPSK

说明：基于QuartusII的FSK、PSK实现，完整工程文件，下载就可以运行。-Based QuartusII of FSK, PSK implementation, complete project file, download to run.
<zyh> 在 2025-03-01 上传 | 大小：295kb | 下载：0

[VHDL编程] Altera

说明：Altera公司内部培训资料，含有多分权威PDF资料，入门提高一步到位。-Altera internal training materials, the authority of PDF data with multisection, started to improve in one step.
<zyh> 在 2025-03-01 上传 | 大小：1.7mb | 下载：0

[VHDL编程] assignment_1_part_2

说明：sample of VHDL coding
<lub> 在 2025-03-01 上传 | 大小：275kb | 下载：0

[VHDL编程] 64point_FFT

说明：64-point Pipeline FFT，包含Verilog语言编写的64点FFT运算rtl级程序以及测试程序，此外，还包含设计文档。-64-point Pipeline FFT, Verilog language includes a 64 point FFT computation rtl-level procedures and testing procedures, in addition, includes the desi
<小飞> 在 2025-03-01 上传 | 大小：1.19mb | 下载：0

[VHDL编程] cpu

说明：计算机设计与实践实验 16位cpu设计 使用用VHDL语言 -16-bit cpu design with VHDL
<yuwentao> 在 2025-03-01 上传 | 大小：1002kb | 下载：0

[VHDL编程] QuartusI_all_Licese

说明：
<肖先生> 在 2025-03-01 上传 | 大小：3.23mb | 下载：0

[VHDL编程] clock

说明：数字时钟 带数码显示 并且有异步清零的效果-shuzishizhong
<滕> 在 2025-03-01 上传 | 大小：23kb | 下载：0

[VHDL编程] modelsim-win32-6.5-se_Crack

说明：modelsim-win32-6.5-se 解破文件。 功能全。可以用到2020年。可以用于VHDL,VERILOG, system C 等模拟及混合模拟。-modelsim-win32-6.5-se solutions broken files. full loaded. expired in 2020.. Can be used for VHDL, VERILOG, system C simulation and mixed sim
<lisi> 在 2025-03-01 上传 | 大小：859kb | 下载：0