[VHDL编程] yy

说明：七人表决器当选举人大于或等于4时为通过，绿灯亮；反之不通过时，黄灯亮。描述时，只须检查每一个输入的状态（通过为“1”，不通过为“0”），并将这些状态值相加，判断状态值和即可选择输出。-Seven voting machines when voters is greater than or equal to 4 through the green light the other hand does not pass, the yello
<黄国猛> 在 2025-02-28 上传 | 大小：29kb | 下载：0

[VHDL编程] sramright

说明：控制SRAM的读写； 向SRAM中写入12个数据，这12个数据由助教随机给出； 当按下4×3键盘上的按键时，读出对应的数据，并显示在七段数码管上； SRAM为16位，用16进制表示为4位字符，对应4个七段数码管； -Control SRAM read and write write to the SRAM 12 data, the 12 random data is given by the TA when you
<李峰> 在 2025-02-28 上传 | 大小：2kb | 下载：0

[VHDL编程] Advanced-Digital-Design-with-the-Verilog-HDL-CODE.

说明：《Verilog HDL高级数字系统设计》（Michael D. Ciletti著） Verilog HDL源代码-" Verilog HDL Advanced Digital System Design" (Michael D. Ciletti a) Verilog HDL source code
<曹氏> 在 2025-02-28 上传 | 大小：1.02mb | 下载：0

[VHDL编程] COUNT60

说明：60位进制计数器 可将程序下载后进行60进制表现 并应用于电子表运算-60 binary counter can download the program and after the performance of 60 binary operations used in electronic form
<cy> 在 2025-02-28 上传 | 大小：1kb | 下载：0

[VHDL编程] CLock

说明：电子时钟VHDL实现，包括调整时间，闹钟功能-Digitai clock based on FPGA in VHDl
<凯一> 在 2025-02-28 上传 | 大小：2.08mb | 下载：0

[VHDL编程] Daul_Signal_output1

说明：双通道信号发生器设计，可以产生方波、正弦波，三角波，并设计了DA-Dual channel Signal Generator
<凯一> 在 2025-02-28 上传 | 大小：922kb | 下载：0

[VHDL编程] fifo

说明：先进先出存储器的接口设计，采用VHDL语言-FIFO memory interface design, using VHDL language
<凯一> 在 2025-02-28 上传 | 大小：2.35mb | 下载：0

[VHDL编程] hash

说明：基于伽罗瓦域的ghash核，用于GCM。其中，128位伽罗瓦域乘法器使用的是多项式算法。经验证，可综合，供参考。-Galois field based on the nuclear ghash
<詹鑫> 在 2025-02-28 上传 | 大小：1kb | 下载：1

[VHDL编程] mqst

说明：用Verilog HDL编程实现曼切斯特编码器的功能，程序结构简单，仿真后波形延时这方面也进行了相关的优化-verilog HDL
<王治民> 在 2025-02-28 上传 | 大小：1kb | 下载：0

[VHDL编程] gg

说明：FPGA实现基带成型滤波器，升余弦滚降系数，多进制调制-FPGA
<王治民> 在 2025-02-28 上传 | 大小：290kb | 下载：0

[VHDL编程] quartusii

说明：本文档介绍quartus2的使用过程，是初学的入门的好参考资料-quartus
<王治民> 在 2025-02-28 上传 | 大小：1.23mb | 下载：0

[VHDL编程] clock2

说明：this is a sourcecode for a digital clock
<harry> 在 2025-02-28 上传 | 大小：4kb | 下载：0