[VHDL编程] VHDL-music-generator-report-code

说明：VHDL实现音乐发生器,并进行FPGA验证！报告中含有各模块详细代码，和仿真波形！-VHDL music generator and FPGA verification! The report contains a detailed code of each module, and the simulation waveform!
<一个好人> 在 2025-02-27 上传 | 大小：75kb | 下载：0

[VHDL编程] FPGACPLD-design-tools-Xilinx-ISE

说明：FPGA/CPLD设计工具──Xilinx ISE使用详解！x详细介绍了XilinxISE的使用方法！-FPGA/CPLD design tools ─ ─ Xilinx ISE explain the use of! x details use XilinxISE!
<一个好人> 在 2025-02-27 上传 | 大小：11.79mb | 下载：0

[VHDL编程] UART-based-on-FPGA

说明：UART的FPGA的实现，有工程和设计文档说明-FPGA implementation of the UART, engineering and design documentation for instructions
<丁俊辉> 在 2025-02-27 上传 | 大小：1.95mb | 下载：0

[VHDL编程] S7_PS2_LCD

说明：1、ps/2键盘输入，通过led显示ascii码 2、稍等1s可以在lcd上显示输入的字符 3、其中键盘上的backspce键是用来清屏的 4、当lcd上显示满字符时，在按下按键自动清屏，从第一行显示。-1, ps/2 keyboard input, through the led display ascii code 2, wait 1s in the lcd display input characters, of wh
<丁俊辉> 在 2025-02-27 上传 | 大小：591kb | 下载：0

[VHDL编程] S6_VGA

说明：1。源文件保存在src目录，QII的工程文件保存在Proj目录； 2。程序实现的功能是在VGA显示器上显示彩色条纹，共8种颜色， 可以使用嵌入式逻辑分析仪观测信号； 3。modelsim仿真文件在proj--simulation--modelsim中-1. The source file is saved in the src directory QII project file is saved in the direc
<丁俊辉> 在 2025-02-27 上传 | 大小：3.05mb | 下载：0

[VHDL编程] S3_WAVE

说明：1、本实验模拟正弦函数发生器 2、使用逻辑分析仪查看波形 3、/proj/simulation目录中可以在modelsim中仿真-1, the experimental simulation of the sine function generator, logic analyzer view waveform 3/proj/simulation directory in modelsim simulation
<丁俊辉> 在 2025-02-27 上传 | 大小：24.36mb | 下载：0

[VHDL编程] the_design_basedonfpga

说明：1. clkdiv 介绍时钟分频器的建模 2. counter 介绍计数的建模 3. dtrig 介绍D触发器的建模 4. jktrig 介绍JK触发器的建模 5. shiftreg 介绍移位寄存器的建模 6. ttrig 介绍T触发器的建模-The 1. Clkdiv modeling clock divider 2. Counter introduced count modeling the The 3. Dtr
<丁俊辉> 在 2025-02-27 上传 | 大小：563kb | 下载：0

[VHDL编程] duanx

说明：实现超简洁、超清晰的 任意整数分频器功能，完全自己编制的。代码清晰了然，且占用自然少。完全适合调用。-Achieve ultra-simple, ultra-clear any integer divider function fully prepared in. Code is clearly understood, and naturally less occupied. Perfectly suited to the call.
<段雄> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDLcommen-erro-in-all

说明：ＶＨＤＬ编程常见错误搜集。这些错误大多是初学者常见的错误。-VHDL Programming Common Errors collection. Most of these errors is a common mistake for beginners.
<段雄> 在 2025-02-27 上传 | 大小：677kb | 下载：0

[VHDL编程] Automatic-beverage-vending-machine

说明：自动售饮料机，只可投入5毛和1块钱，每瓶饮料为2.5元，要求应用状态机设计该系统，并编写Testbench。 输入信号定义： clk：时钟输入 ngreset：复位信号 half_yuan：五毛钱 one_yuan：一元钱 输出信号定义： dispense：表示机器售出一瓶饮料 collect：用于提示投币者取走饮料 half_out：表示找回五毛钱-Drinks vending mac
<seven> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] zjw

说明：XILINX ise上成功实现源文件、仿真文件、约束文件的编写，经验证正确无误-XILINX ise on the successful implementation of the source files, simulation files, the constraint file preparation, proven correct
<zengjiwu> 在 2025-02-27 上传 | 大小：2.91mb | 下载：0

[VHDL编程] Proyecto

说明：Vending Machine VHDL code
<javii> 在 2025-02-27 上传 | 大小：1.56mb | 下载：0