[VHDL编程] clock

说明：FPGA时钟，vhdl，带设置时间，暂停，开始-FPGA clock
<qiangge> 在 2025-02-24 上传 | 大小：308kb | 下载：0

[VHDL编程] 8b10b_encdec_latest.tar

说明：8b10b编码的FPGA ipcore, 8b10b编码的FPGA ipcore-The 8b10b encoding of FPGA ipcore of 8b10b coding-FPGA ipcore, 8b10b coding the FPGA ipcore of
<lixiaoxin> 在 2025-02-24 上传 | 大小：132kb | 下载：0

[VHDL编程] 124076017.tar

说明：code for data comperssion
<sahil> 在 2025-02-24 上传 | 大小：561kb | 下载：0

[VHDL编程] rs422

说明：RS-422的VHDL实现，代码测试能用-RS-422 VHDL implementation code test can be used
<PETER> 在 2025-02-24 上传 | 大小：968kb | 下载：0

[VHDL编程] M058_M0516-Product-Brief-SC-V1.0

说明：新塘M058_M0516 Product Brief SC V1.0-M058_M0516 Product Brief SC V1.0
<BIN> 在 2025-02-24 上传 | 大小：552kb | 下载：0

[VHDL编程] booths

说明：booths multiplier vhdl program
<murali> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] lab5

说明：Verilog 程序 可以实现带进位的8bit加法和减法-The Verilog procedures can achieve 8bit addition and subtraction with carry
<Xin wang> 在 2025-02-24 上传 | 大小：245kb | 下载：0

[VHDL编程] fp_prj

说明：这是自己编写的一个流水灯程序 通过修改cs的值可实现方向的翻转 但是没有接入案件功能 需要的同学可自行添加 使用quartus12编译 modelsim10.1仿真-This is a program I have written a light water can be achieved by modifying the value of cs direction flip but no access cases feature re
<李之如> 在 2025-02-24 上传 | 大小：2.01mb | 下载：0

[VHDL编程] verilog

说明：用verilog编写的实用电话计费器程序 -The telephone billing procedures written in verilog
<王伟> 在 2025-02-24 上传 | 大小：13kb | 下载：0

[VHDL编程] S16_ADC_NEW

说明：ADC7923的verilog程序，spi配置的，测试可用-ADC7923 verilog program, spi configuration, testing available
<陈林> 在 2025-02-24 上传 | 大小：152kb | 下载：0

[VHDL编程] fir

说明：16阶的FIR滤波器的verilog文件，包含了测试报告。-16 order FIR filter verilog file contains a test report.
<luna> 在 2025-02-24 上传 | 大小：41kb | 下载：0

[VHDL编程] DDSFPGA

说明：在fpga中实现的DDS程序，程序，测试可用-DDS program, implemented in fpga program, the test can be used
<陈林> 在 2025-02-24 上传 | 大小：684kb | 下载：0