[VHDL编程] taxi_cnt

说明：出租车计费器 根据出租车计费器原理本逻辑模块需包括以下内容：复位模块，开始计费模块，里程计数模块，里程判断模块，停车判断模块，停车计时模块，停车时间计费模块，里程计费模块，总计费模块，LED计时里程计费显示模块，高额费用报警；-taxi count
<Johnny chen> 在 2025-02-09 上传 | 大小：1.42mb | 下载：0

[VHDL编程] mouse_vga_2.0

说明：基于CycloneIII FPGA开发的PS2鼠标和VGA接口逻辑，采用Verilog编写。-CycloneIII FPGA-based development of the PS2 mouse and VGA interface logic, using Verilog.
<鲁文帅> 在 2025-02-09 上传 | 大小：3.29mb | 下载：0

[VHDL编程] LBC_Avalon2.0_SOPC

说明：基于SOPC Builder, EP3C40系列FPGA的Avalon总线和MPC8349处理器本地总线LBC，采用Verilog编写的Avalon总线与LBC的转换接口。-Based on SOPC Builder, EP3C40 FPGA family Avalon bus and MPC8349 Processor Local Bus LBC, using Verilog prepared with LBC conversion
<鲁文帅> 在 2025-02-09 上传 | 大小：6.22mb | 下载：0

[VHDL编程] PPC_VME-2.0

说明：基于PowerPC和FPGA开发的VME控制器的VME接口，采用SOPC建立环境，利用Verilog开发了接口时序。-PowerPC-based and FPGA development VME VME controller interface, using SOPC build environment, the use of Verilog developed interface timing.
<鲁文帅> 在 2025-02-09 上传 | 大小：14kb | 下载：0

[VHDL编程] VGA

说明：verilog编写的VGA 2选1切换 经验证，正确-verilog prepared VGA 2-to-1 switching proven correct
<阳阳> 在 2025-02-09 上传 | 大小：7kb | 下载：0

[VHDL编程] divider_with_cache

说明：带缓存的除法器,包括test bench，在普通除法器上加上缓存功能-divider with cache
<周联发> 在 2025-02-09 上传 | 大小：58kb | 下载：0

[VHDL编程] DES

说明：该源码采用DES加密标准，采用Verilog编写，时钟为50M，可以扩展为硬件级加密系统-The source uses DES encryption standard, Verilog prepared, the clock is 50M, can be extended to hardware-level encryption system
<Eason> 在 2025-02-09 上传 | 大小：15.46mb | 下载：0

[VHDL编程] fwPVerlilog

说明：68013与FPGA的通信，包含了固件程序与verilog程序-68013 and FPGA communication, including firmware and verilog program
<秋天> 在 2025-02-09 上传 | 大小：105kb | 下载：0

[VHDL编程] fir_lowpass

说明：简易FIR低通滤波器的verilog代码-Simple FIR low-pass filter verilog code
<谢文斌> 在 2025-02-09 上传 | 大小：1kb | 下载：0

[VHDL编程] fenpinji

说明：4位10进制数字频率计 可以直接使用-Four decimal digital frequency meter
<颜色> 在 2025-02-09 上传 | 大小：36kb | 下载：0

[VHDL编程] spi

说明：spi协议 用verilog 编写 可以在xilinx fpga板子上 ise软件-spi protocol written in verilog in xilinx fpga board ise software
<Andy> 在 2025-02-09 上传 | 大小：1kb | 下载：0

[VHDL编程] my_bayer2rgb

说明：摄像头Bayer 转rgb信号 用verilog 编写 在xilinx fpga 软件下 ise 综合 编译-Bayer turn the camera rgb signal in xilinx fpga verilog prepared under ise integrated compiler software
<Andy> 在 2025-02-09 上传 | 大小：9.99mb | 下载：0